

スーパーアクセラレータ内蔵メニコア  
LAPP64 論理仕様・評価仕様

国立大学法人奈良先端科学技術大学院大学情報科学研究科  
コンピューティング・アーキテクチャ講座  
低電力高性能プロセッサ研究グループ

本書は、国立大学法人奈良先端科学技術大学院大学情報科学研究科コンピューティング・アーキテクチャ講座が発案した「スーパーアクセラレータ内蔵メニコア LAPP64」の論理仕様、および、評価をまとめたものである。前半では LAPP 発案に至る背景、概要、および、論理仕様について詳述する。後半では、LAPP の性能・回路規模・電力について評価するために構築した各モデルについて述べる。性能評価には高速性を有する C-RTL モデルを開発し、実用アプリケーションを走行させた際のサイクル数の測定結果より、アクセラレータを搭載しないシングルコアとの比較を行っている。次に、回路遅延検証のために実用アプリケーションを走行可能な FPGA モデルを開発し、合成配置配線結果から得られる各パイプラインの遅延時間をもとに、C-RTL モデルにおけるパイプライン構成の妥当性を検証し、C-RTL モデルへのフィードバックを行っている。また、ASIC としての回路規模および電力評価には FPGA モデルにおける Verilog 記述を利用した ASIC モデルを開発し、ASIC ライブラリを用いた合成配置配線結果から、演算器レベルの回路規模パラメータおよび電力パラメータの取得を行っている。

最終的に、パイプライン構成の妥当性を検証した C-RTL モデルにより得られる実用アプリケーション実行時のサイクル数、および、ASIC モデルにより得られる回路規模から、回路規模あたりの実効性能について LAPP とメニコア（LAPP 初段のみを LAPP と同一回路規模分並置した構成）を比較することができる。また、C-RTL モデルに電力パラメータを組み込むことにより、実用アプリケーション実行時の電力を評価し、同様に LAPP とメニコアを比較することができる。

おおまかには、単一スレッドどうしの比較では、シングルコアと LAPP アレイモード（36 段構成）の性能比は 1 : 14、理想的にスレッド分割したメニコアと、単一スレッドにより動作可能な LAPP アレイモードの回路規模あたり性能比は 1 : 1、回路規模あたり消費電力比は、画像処理や一般的な数値計算では 8 : 1、1 本の出力配列数が必要とする入力配列数が多い色補正や mgrid では 4 : 1 であることが明らかになった。

注意：本仕様書の内容は、予告なしに変更されることがある。

# 目次

<b>1</b>	<b>背景</b>	<b>9</b>
1.1	第1の課題は低電力化	9
1.2	第2の課題は外部データ供給能力の有効利用	9
1.3	データ供給能力と演算モデルの適合	10
1.4	低電力化とデータ供給能力の有効利用を両立させる方法	12
<b>2</b>	<b>概要</b>	<b>13</b>
2.1	命令の写像	13
2.2	多段演算器構成	14
2.3	演算器の時分割多重化	16
2.4	ベクトルアクセラレータ化	18
2.5	コア間連携との適合	21
<b>3</b>	<b>基本方針</b>	<b>25</b>
3.1	実コア番号と論理メモリ空間	25
3.2	論理メモリ空間の構成	26
3.3	DDR アドレス変換機構 (DDR-SAT)	28
3.4	DSM アドレス変換機構 (DSM-SAT)	29
3.5	CSM アドレス変換機構 (CSM-SAT)	30
3.6	キャッシュの構成	30
3.7	DDR/DSM 領域の内部動作モデル	33
3.8	アクセラレータの動作モード	34
3.9	アレイモードアクセラレータのDDR/DSM 参照	34
3.10	アレイモードアクセラレータとDTUの連結	35
3.11	コア間転送機構 (DTU)	36
3.12	DTUの内部動作モデル	36
3.13	バリア同期機構 (BAR)	36
3.14	電力制御機構	37
3.15	段階的評価プラットフォーム	37
<b>4</b>	<b>構成</b>	<b>39</b>
4.1	汎用レジスタ	39
4.2	メディア/浮動小数点レジスタ	39
<b>5</b>	<b>記憶</b>	<b>41</b>
5.1	論理メモリ空間	41
5.2	DDR アドレス変換機構 (DDR-SAT)	41
5.3	DSM アドレス変換機構 (DSM-SAT)	41
5.4	CSM アドレス変換機構 (CSM-SAT)	41

5.5	キャッシュ	41
<b>6</b>	<b>制御</b>	<b>43</b>
6.1	CPU の動作状態	43
6.2	制御レジスタの割り付け	43
6.3	リセット	43
<b>7</b>	<b>割り込み</b>	<b>45</b>
<b>8</b>	<b>一般命令</b>	<b>47</b>
8.1	FRV 命令形式	47
8.2	SPARC 命令形式	47
8.2.1	命令グループ0	47
8.2.2	命令グループ1	47
8.2.3	命令グループ2	47
8.2.4	命令グループ3	47
8.2.5	その他の命令	47
<b>9</b>	<b>制御命令</b>	<b>51</b>
<b>10</b>	<b>プログラムの実行</b>	<b>53</b>
10.1	命令の実行 (非アレイ動作)	53
10.2	命令の実行 (アレイ動作)	53
10.2.1	DCPL 命令の検出	54
10.2.2	L1 キャッシュの追い出しおよびプリフェッチ	55
10.2.3	演算器ネットワーク設定のための命令デコード	55
10.2.4	L1 キャッシュの連続読み出し動作と演算結果の格納	56
10.2.5	非アレイ動作への復帰	57
10.3	命令の実行 (ベクトル動作)	57
10.4	複数 PE 連携機能	58
10.4.1	ICPL 命令	58
10.4.2	複数 PE による並列実行	58
10.4.3	L2 キャッシュを経由しない相互待ち合わせ	59
10.5	明示的並列プログラムの実行	59
<b>11</b>	<b>プログラミングガイド</b>	<b>63</b>
11.1	はじめに	63
11.2	入出力データの確認	63
11.3	プリフェッチのスケジューリング	64
11.3.1	2次元データ	64
11.3.2	3次元データ	64
11.3.3	複数の1次元データ	64
11.3.4	複数の2次元データ	64
11.4	アセンブリプログラミング	65
11.5	命令スケジューラ	65
11.6	ケーススタディ	66
11.6.1	単純な画像処理 (サンプルコード, unsharp, blur, edge, bblur に対応)	66
11.6.2	複雑な画像処理	66
11.6.3	数値解析 (サンプルコード, daxpy, dscal_r, idamax, fft に対応)	66
11.7	FRV からの逸脱	66

目次	3
11.8 プログラム例	67
11.8.1 フレーム補間	67
11.8.2 鮮鋭化	67
<b>12 高信頼化モデル (EReLA)</b>	<b>69</b>
12.1 高信頼化可能命令列	69
12.2 追加レジスタ	69
12.3 追加命令	70
12.4 高信頼化レベル	71
12.4.1 レベル1	71
12.4.2 レベル2	71
12.4.3 レベル3	71
<b>13 DTU 機構</b>	<b>73</b>
<b>14 バリア同期機構</b>	<b>75</b>
<b>15 入出力機構</b>	<b>77</b>
<b>16 電力制御機構</b>	<b>79</b>
<b>17 性能評価モデル</b>	<b>81</b>
17.1 C-RTL モデル	81
17.2 性能パラメタ	82
<b>18 回路遅延検証モデル</b>	<b>85</b>
18.1 FPGA モデル	85
18.2 GP5V330MF システムの構成	85
18.2.1 FPGA 外部の物理構成	85
18.2.2 FPGA 内部の物理構成	88
18.2.3 PCI-HOST に対する論理インタフェース	90
18.2.4 GP5V330MF システムの全体構造	92
18.3 GP800M システムの構成	97
18.3.1 FPGA 外部の物理構成	97
18.3.2 FPGA 内部の物理構成	101
18.3.3 論理インタフェース	105
18.4 GP5V330MF/GP800M システムの記憶	110
18.4.1 内蔵キャッシュ	111
18.4.2 外部キャッシュ	111
18.4.3 主記憶	112
18.4.4 システムコール時の動作	112
18.5 GP5V330MF/GP800M システムの制御	113
18.5.1 プロセッサ制御レジスタ	114
18.5.2 ハードウェアモニタ制御レジスタ	115
18.5.3 システムコール制御レジスタ	117
<b>19 回路規模・電力評価モデル</b>	<b>125</b>
19.1 ASIC モデル	125
19.2 回路規模パラメタ	125
19.3 電力パラメタ	125

19.4	GP800M+GPSUB-ASICEDBにおけるASIC仕様	130
19.5	HQFP240パッケージ	131
19.5.1	クロック情報	132
19.5.2	消費電力	132
19.5.3	AC特性	135
19.5.4	端子情報	135
19.6	QFP208パッケージ	137
19.6.1	クロック情報	138
19.6.2	消費電力	138
19.6.3	AC特性	140
19.6.4	端子情報	140
<b>20</b>	<b>性能・電力評価 RTL シミュレータ使用手引</b>	<b>143</b>
20.1	動作環境	143
20.2	ツールチェーンの導入	143
20.3	ツールチェーンの再構築	143
20.4	アプリケーションプログラムの実行	144
20.5	起動時オプション	145
20.6	シミュレーション動作中の表示	145
20.7	SVC 実行時の表示	146
20.8	シミュレーション終了時の表示	146
<b>21</b>	<b>総合評価</b>	<b>149</b>
21.1	画像処理による評価	149
21.2	数値計算による評価	152
21.2.1	各プログラムの最適化手法	152
21.2.2	評価結果	161
21.3	結論	163
21.4	関連発表	164
<b>A</b>	<b>命令一覧</b>	<b>167</b>
<b>B</b>	<b>モデル依存情報</b>	<b>169</b>
<b>C</b>	<b>用語集</b>	<b>171</b>
<b>D</b>	<b>関連資料一覧</b>	<b>175</b>
D.1	GP5V330 関連仕様書・規格	175
D.2	GP800M 関連仕様書・規格	175
D.3	参考文献	176
D.4	GP5V330 関連ソースプログラム	176
D.5	GP800M 関連ソースプログラム	177
D.6	LAPP ツールチェーン (主要ツールのみ列挙)	177

# 図目次

1.1	従来型コアの消費電力内訳	10
1.2	消費電力削減のアイデア	10
1.3	ベクトルと比較した LAPP の実行モデル	11
2.1	輪郭抽出を行う VLIW 命令列	14
2.2	VLIW 命令の写像	14
2.3	実行モードの切替え	15
2.4	多段演算器構成	16
2.5	複数コアの連結による多数段構成	17
2.6	演算器の時分割多重化	18
2.7	ベクトルアクセラレータ化	19
2.8	ベクトルアクセラレータモデル	20
2.9	コア間連携との適合	21
2.10	理想的に実行できるプログラム例	22
3.1	論理メモリ空間の構成	27
3.2	DDR-SAT	28
3.3	DSM-SAT	29
3.4	CSM-SAT	30
3.5	コア数増加とキャッシュ構成の関係	31
3.6	LAPP64 のキャッシュ構成	32
3.7	論理メモリ空間とキャッシュの関係	33
3.8	アレイモードアクセラレータの DDR/DSM 参照	35
3.9	DTU 制御レジスタと制御ブロック	36
3.10	BAR 制御レジスタ	37
3.11	検証レベルとシミュレータの関係	38
6.1	制御レジスタ一覧	44
10.1	DCPL 命令	54
10.2	ストア先候補レーン番号の挙動	56
10.3	ICPL 命令	58
10.4	並列実行制御情報	59
10.5	監視条件制御情報	59
10.6	明示的並列プログラムの実行	61
13.1	DTU 制御レジスタと制御ブロック	74
14.1	BAR 制御レジスタ	76
18.1	GP5V330MF の外観	86

18.2 GP5V330MF の構成	86
18.3 PCI ブリッジ Local-BUS インタフェースのタイミングチャート	89
18.4 PCI-HOST による SSRAM 直接制御 (WRITE)	90
18.5 PCI-HOST による SSRAM 直接制御 (WRITE バーストモード)	90
18.6 PCI-HOST による SSRAM 直接制御 (READ)	91
18.7 PCI-HOST による SSRAM 直接制御 (READ バーストモード)	91
18.8 各ブロック間の物理インタフェース	92
18.9 外部メモリインタフェース信号のタイミングチャート (WRITE)	93
18.10 外部メモリインタフェース信号のタイミングチャート (WRITE バーストモード)	94
18.11 外部メモリインタフェース信号のタイミングチャート (READ)	94
18.12 外部メモリインタフェース信号のタイミングチャート (READ バーストモード)	95
18.13 プロセッサ制御インタフェースのタイミングチャート (WRITE/READ)	95
18.14 GP5V330MF システムの全体概要	96
18.15 GP5V330MF システムの全体詳細	96
18.16 GP800M-PCI の概観 (下はドータボード搭載時)	97
18.17 GP800M-PCI のブロック図	98
18.18 XC2V8000 専用 JTAG インタフェース TP 位置 (回路図および半田面シルク)	99
18.19 GP800M-PCI の PCI インタフェース	100
18.20 ZBT-SSRAM のタイミングチャート	101
18.21 PCI ブリッジローカル側インタフェースのタイミングチャート (PCI からローカルへ)	102
18.22 PCI ホストによる SSRAM 直接制御 (WRITE)	103
18.23 PCI ホストによる SSRAM 直接制御 (WRITE バーストモード)	103
18.24 PCI ホストによる SSRAM 直接制御 (READ)	104
18.25 PCI ホストによる SSRAM 直接制御 (READ バーストモード)	104
18.26 各ブロック間の物理インタフェース	105
18.27 SSRAM インタフェースのタイミングチャート (WRITE)	106
18.28 SSRAM インタフェースのタイミングチャート (WRITE バーストモード)	107
18.29 SSRAM インタフェースのタイミングチャート (READ)	107
18.30 SSRAM インタフェースのタイミングチャート (READ バーストモード)	108
18.31 プロセッサ制御インタフェースのタイミングチャート (WRITE/READ)	108
18.32 記憶階層間のキャッシュライン転送手順	110
19.1 LAPP フロントエンド・ブロック図	126
19.2 LAPP アレイ演算部・ブロック図	127
19.3 ASIC のブロック図兼フロアプラン	130
19.4 HQFP240 のピン配置 (周辺の記号は XILINX の対応ピン)	131
19.5 QFP208 のピン配置 (周辺の記号は XILINX の対応ピン)	137
21.1 評価モデル	150
21.2 フレーム補間と鮮鋭化の電力量比較 (14 コア通常メニコア対 4 コア連結 LAPP)	151
21.3 tomcatv と mgrid128 の電力量比較 (14 コア通常メニコア対 4 コア連結 LAPP)	162
21.4 電力消費モデル総覧	163
21.5 電力削減の内訳	164



# 表目次

8.1	一般命令	48
8.2	メディア命令	49
8.3	浮動小数点命令	50
8.4	複合命令	50
17.1	性能パラメタ	83
18.1	ZBT-SSRAM 側信号の制御	87
18.2	PCI ブリッジ Local-BUS インタフェース信号の概要	88
18.3	プロセッサ-外部メモリインタフェース信号 (110 本) の概要	93
18.4	プロセッサ制御インタフェース信号 (40 本) の概要	93
18.5	Local-BUS 上の論理インタフェース	95
18.6	ZBT-SSRAM 側インタフェース信号の概要	100
18.7	PCI ブリッジローカル側インタフェース信号の概要	101
18.8	SSRAM インタフェース信号 (110 本) の概要	106
18.9	プロセッサ制御インタフェース信号 (40 本) の概要	106
18.10	Local-BUS 上の論理インタフェース	108
18.11	主記憶アドレス空間	109
18.12	ZBT-SSRAM 空間	109
18.13	制御レジスタ	113
19.1	回路規模パラメタ	126
19.2	電力パラメタ	128
19.3	初段の電力量集計	128
19.4	次段以降各段の電力量集計	129
19.5	クロック情報	132
19.6	モジュール消費電力	132
19.7	メモリ構成表	133
19.8	RAM 消費電力	134
19.9	AC 特性	135
19.10	端子情報	136
19.11	クロック情報	138
19.12	モジュール消費電力	138
19.13	メモリ構成表 (※検討中につき暫定情報※)	138
19.14	RAM 消費電力 (※検討中につき暫定情報※)	139
19.15	AC 特性	140
19.16	端子情報 (※検討中につき暫定情報※)	141
21.1	画像フィルタの結果 (非アレイ実行とアレイ実行の比較)	150
21.2	画像フィルタの結果 (14 コア通常メニコアと 4 コア連結 LAPP アレイ実行の比較)	151

21.3 数値計算の結果 (非アレイ実行とアレイ実行の比較) . . . . .	161
21.4 数値計算の結果 (14 コア通常メニコアと 4 コア連結 LAPP アレイ実行の比較) . . . . .	161
21.5 数値計算の結果 (4-64 スレッド分割における非アレイ実行とアレイ実行の比較) . . . . .	162
21.6 数値計算の結果 (4-64 スレッド分割における非アレイ実行とアレイ実行の比較) . . . . .	163

# Chapter 1

## 背景

### 1.1 第1の課題は低電力化

最近、動作周波数や命令レベル並列度のいずれもが限界に近付いているために、単一コアの性能向上が鈍化している。代わって注目されているのが、単純コアの並置と並列プログラミングの協調により高性能と低電力を目指すメニコアである。単純コアが低電力であるのは、専ら、高度なスーパスカラに必要となる命令スケジューラ、多ポート大容量レジスタ、および、リザーベーションステーションのような電力効率の悪い回路を持たないためである。しかしながら、このような単純コアであっても、最近の実用的プログラムに対してある程度の性能を発揮するためには、相応の容量を有する命令キャッシュ、データキャッシュ、および、多ポートレジスタファイルを備える必要がある。図1.2に、当グループが設計した従来型コアの消費電力内訳を示す。このように、命令キャッシュ、データキャッシュ、その他の回路の消費電力が概ね1 : 1 : 1となっており、今後、コア数の増加に伴い、メモリやレジスタの消費電力が問題になると考えられる。

ところで、メニコアが適合する並列処理には、機械語命令を用いない専用ハードウェアも適合する。少なくとも命令キャッシュや命令デコーダを備える必要がないため、プロセッサよりも明らかに低消費電力である。外部からのデータ流に対して、必要なバッファメモリ、レジスタ、および、演算器のみが動作する状態が、プロセッサにおいて究極の低消費電力化を達成する際の目標であると言える。もちろん、プログラマビリティを損ねてはメニコアとしての存在価値がなくなる。機械語命令を利用しつつ、プロセッサの動作状態をなるべく長期間、専用ハードウェアの動作状態に維持すること、すなわち、図1.2に示すように、まず命令キャッシュの動作を停止させ、さらにレジスタおよびデータキャッシュの動作を停止させつつ、従来型プログラムを動作させる仕組みを見つけることが、超低電力メニコアを実現する鍵であると考えられる。

### 1.2 第2の課題は外部データ供給能力の有効利用

メニコアは、ハードウェアの単純化とコア数の増加により、ILP 追求型単一コアを凌駕する性能を発揮できると考えられているものの、三次元実装等のブレイクスルーにより外部データ供給能力が飛躍的に向上するまでは、本質的に、演算ピーク性能と外部データ供給ピーク性能に大きな開きがある。この欠点は、各コアがベクトルレジスタやキャッシュ内ソフトウェア制御可能領域を装備した上で、ソフトウェアが外部から取得したデータを極力コア内部に留保し再利用することにより、補うことが可能であると考えられている。しかし、各コア毎に見ても演算ピーク性能と外部データ供給ピーク性能が一致しない状況では、内部留保したデータがSIMD型演算機構により処理される時間を利用して、外部データ供給時間の隠蔽を図る従来方法により、理想的な性能を引き出すことは極めて困難である。例えば、SIMD演算に必要なデータをプリフェッチする場合、演算時間の数倍のプリフェッチ時間は隠蔽することができず、演算効率が極端に低下する。また、プログラムの工夫により、内部留保したデータのみによるSIMD演算を可能とすることは、アルゴリズムに依存するために極めて困難である。これまでの並列処理は、多数の演算器を遊ばせないために、いかに継続してデータを供給するかについて注力されてきたものの、今後、高性能低電力メニコアを構成する際には、データ供給能力に合わせていかに効率的な演算を行うか、すなわち、コア内部の演算能力に





図 1.1: 従来型コアの消費電力内訳



比べて相対的に貧弱な外部データ供給能力を補うことはもちろん、どのようなプログラムに対してもデータ供給能力を使い切りつつ、必要最小限の内部記憶、演算器および演算器間ネットワークのみを稼働させて低電力化を図ることのできる構造の柔軟性が極めて重要であると言える。

### 1.3 データ供給能力と演算モデルの適合

図 1.3 に、Load → 演算 → Store の一連動作に着目した場合の各実行モデルを示し、メニコア構成時の留意点、および、方向性を示す。まず (1) は、従来型 SIMD 機構の実行モデルである。最小の正方形が 1 要素に対応しており、64 要素からなる 8 × 8 の正方形が配列全体を表現している。8 × 8 の正方形のうち左端の黒色部分は先頭の 8 要素を表現しており、時刻が 1 単位進む毎に 8 × 8 の正方形全体が右方向に 1




図 1.3: ベクトルと比較した LAPP の実行モデル

単位時間分移動している。先頭の8要素は、ロード遅延時間経過後にはレジスタファイル（緑）に到達し、次の時刻には演算器（青）を通過し、出力レジスタファイル（緑）を通過してストアパイプに投入される。すなわち、毎サイクル8要素のロード/ストア性能（紫）および演算性能（青）を有する場合、毎サイクル8要素の Read/Write が可能なレジスタファイル（緑）を装備することにより最大演算性能を発揮できる。一方、(2) のように、毎サイクル1要素のロード/ストア性能しか確保できない場合、最大演算性能の1/8しか発揮できない。8サイクル毎にしか演算器が動作しないのであれば、(3) のように、稼働させる演算器を絞ることにより、長期間非稼働状態となる演算器に対するパワーゲーティングの適用が可能となる。次に(4)は、3組の配列要素を入力とし1組の配列要素を出力する、より現実的な実行モデル（一般的な積和演算に相当）である。このように常に外部からのデータ供給を必要とするプログラムでは、毎サイクル8要素の演算性能は常に過剰である。演算性能を高めるためには、演算に必要なデータを内部留保し、外部からのデータ供給を削減することが極めて重要であると言える。

さて、演算に必要なデータを確実に内部留保する方法として、これまで大きく2つの方法が用いられてきた。1つは、各配列を別々の大容量レジスタファイルに格納しておく方法であり、ベクトルレジスタを用いる従来型 SIMD 機構の実行モデル(5)が典型例である。ただし、ベクトルレジスタの各要素を本来の主記憶アドレスにより個別に参照することはできず、レジスタ間演算が同一要素番号同士に限られることから、配列間演算には強い制約が生じる。もう1つは、局所メモリ空間またはキャッシュ内ソフトウェア制御可能

領域を装備し明示的にプリフェッチする方法であり、各要素を主記憶アドレスにより参照できるため要素間演算の自由度は高い。ただし、要素間演算のためには、一旦レジスタにロードする必要があり、4要素同時演算を超える高度な並列演算の実現は、4ウェイを超えるスーパスカラの実現と同様に困難である。すなわち、要素間演算における自由度の高さと、並列演算性能とは、トレードオフの関係にあると言える。並列演算性能の向上を優先するのであれば、ベクトルレジスタの採用が有利であると考えられる。

ところが、ベクトルレジスタ上のデータを再利用することにより、外部データ供給能力を補っているように見える実行モデル(5)は、SIMD演算中に効率良くデータ供給を行うことが難しい。具体的には、後続ストアに干渉しないロードをSIMD演算にオーバーラップさせようにも、演算性能と外部データ供給性能に差がある場合、スケジューリングは容易ではない。外部データ供給性能を最大限利用する観点からは、SIMD演算の時間を短縮して隙間をなくすことが重要であるが、SIMD演算の並列度向上には限界がある。すなわち、演算の多寡に依存することなくデータ供給能力を使い切る観点からは、従来型SIMD機構が良い性質を有するとは言えない。

## 1.4 低電力化とデータ供給能力の有効利用を両立させる方法

従来型SIMD型機構が細いデータ供給能力に適合しないのは、演算に要する時間がデータ供給に要する時間と一致しないためである。同一演算を並列実行して高速化する固定観念を捨て、演算に要する時間が常にデータ供給に要する時間と一致するような演算器構成が存在すれば、細いデータ供給能力を常に最大限利用できる実行モデルが構築できるはずである。この考えに基づく実行モデルが(6)である。演算器を直列に配置し、ループイタレーション全体を写像した上で、一方向にデータを流し込むことにより、演算時間とデータ供給時間を一致させている。ところで、この方式は、機械語命令をあらかじめ演算器アレイに写像しておくために、演算中は命令キャッシュや命令デコーダを停止することができる。すなわち、冒頭に述べた「プロセッサの動作状態をなるべく長期間、専用ハードウェアの動作状態に維持する」ことも同時に実現している。



## Chapter 2

### 概要

#### 2.1 命令の写像

図 2.1 は、一般的な輪郭抽出プログラムを VLIW により記述した例である。この命令列は図 2.2 に示すように写像される。命令列が順に実行され演算結果が伝搬していく 1 次元方向に演算器ネットワークを構築すればよい。演算器数増加に伴うハードウェア量増加は線形に抑えることができる。データを内部留保する手段には、ベクトルレジスタではなく、キャッシュ内ソフトウェア制御可能領域を採用している。要素間演算の自由度を損なうことなく、8 要素同時演算を超える高度な並列演算を実現できるのは、従来型キャッシュがひとまとまりの記憶構造として 1 箇所が存在し、なるべく多くのロード命令を同時に受け付けて性能向上を図る（このこと自体が性能向上の阻害要因となっていることは前述の通りである）のに対し、本構成では、演算器の直列配置と関連付けて、キャッシュ内領域をロード/ストアユニットと共に分散配置するためである。各ロード命令が、どのキャッシュ内ソフトウェア制御可能領域を参照するかは、コンパイル時に静的に決定できるため、各ロード命令が、対応するキャッシュ領域に付随するロード/ストアユニットに発行されるよう静的に命令スケジューリングすることは容易である。なお、演算器の段数を超えるループイタレーションは予めイタレーションを分割して写像するか、または、後述する演算器時分割多重化機構により  $1/N$  ( $N$  は整数) に圧縮して収容することを想定している。ループ内命令を写像できない場合には、図 2.3 に示すように、一般的な VLIW プロセッサとして初段のみを用いた演算を行う。

以上に述べた構成には、演算時間とデータ供給時間を一致できるだけでなく、SIMD 命令の導入が不要であり、かつ、要素間演算の自由度を維持でき、また、SIMD 演算の多重度を超える高い並列度を達成できる利点がある。さらに、演算結果を一旦ベクトルレジスタ等へ書き戻すことなく直接次演算器に供給することにより、消費電力を削減できる効果も期待できる。一方、欠点は、ループイタレーション間にデータ依存関係がある場合に、1 次元方向の演算器ネットワークに命令を写像できないことである。しかし、このような性質のループ構造は従来型 SIMD 機構にも写像できないため、特段の制約条件とは言えない。また、演算器の数が従来型 SIMD 機構に対して圧倒的に多いことは、高い並列度の代償としての欠点であるように見えるものの、一般的なメニコア構成により同数の演算器を確保しようとする、コア毎に命令キャッシュやデコーダ等が必要となることから、同一性能を達成するために必要な面積は小さい。また、実行モデル (7) に示すように、演算器ネットワークを初期化する期間を利用して、普段は長期間非稼働状態にある演算器のうち、使用するものだけを稼働状態とするパワーゲーティング機構を導入することができるため、同数の演算器を備えたメニコア構成よりも電力効率は高いと考えられる。なお (7) では演算中にデータ供給が行われていないが、演算時間とデータ供給時間が一致することを利用して、次に必要なデータをこの期間にプリフェッチすることは容易である。例えば、直近の 2 つのプリフェッチ先頭アドレスの差分を用いたストライド予測により、演算と同時に行うプリフェッチの先頭アドレスを求めることができる。




図 2.1: 輪郭抽出を行う VLIW 命令列




図 2.2: VLIW 命令の写像

## 2.2 多段演算器構成

図 2.4 に、実行モデル (7) に対応する演算器構成を示す。初段 (黒) は、一般的な VLIW プロセッサとして動作する部分であり、命令キャッシュや命令デコーダを備えている。第 2 段 (紫)、第 3 段 (青)、第 4 段 (緑) が VLIW 構成を 1 次元方向に拡張した部分であり、この段数が、写像可能なループ内 VLIW 命令数を決定する。各段はロード/ストアユニットを備え、初段に属する L1 キャッシュ (way0 は R/W 可能






図 2.3: 実行モードの切替え

な一般的なキャッシュ, way1-3 は R/O のキャッシュ内ソフトウェア制御可能領域) の内容が oop4 を経由して順次 L0 キャッシュに伝搬する。この例では, 第3段に way5-7 として R/O のキャッシュ内ソフトウェア制御可能領域が接続されており, 第3段のロード/ストアユニットが参照することができる。各段の演算結果やストアバッファの内容は次段へ伝搬され, スタアバッファの内容は, 最終的に初段のキャッシュに書き込まれる<sup>1</sup>。

L1 キャッシュの総容量は従来型 SIMD 機構におけるベクトルレジスタの総容量と同程度であり, 改めて, L1 キャッシュを均等分割したものがベクトルレジスタであると考えれば, L1 キャッシュにプリフェッチした各要素はアドレスにより参照し, ベクトルレジスタにプリフェッチした各要素はベクトルレジスタ番号と要素番号の組により参照していることがわかる。すなわち, LAPP と SIMD 機構の本質的な違いは, (1) 演算時間とデータ供給時間が一致するか不一致か, (2) アドレス情報を残して多様な再利用を可能とするか, アドレス情報を簡略化して比較的単純な演算に特化するかの2点に集約されると言える。

また, システムとして見た場合, LAPP と SIMD 機構には, 各々スカラ機能が必要である。LAPP の初段はスカラ機能であるため特段のハードウェアは必要ない。一方, SIMD 機構には別途スカラ機能が必要であり, ベクトルレジスタと L1 キャッシュの両方を備える必要があることからメモリ部分の利用効率は低い。L1 キャッシュを除く部分を比較した場合, (1) LAPP はハードウェア資源を演算器および演算器間ネットワークとして利用し, (2) SIMD 機構は演算器間ネットワークの代わりに果たすベクトルレジスタとして利用していると言うこともできる。同一面積あたりのベクトルレジスタ等内部記憶から演算器に対するデータ読み出し能力は同等であり, 演算性能は LAPP のほうが高いと言える。

なお一般に, 段数が多いほど写像可能な命令数も増加する。しかし, 命令数の多寡はプログラムに依存し, 多数段に固定された構造では後段の演算器使用率が低下する。図 2.5 に示すように, 少数段の構造を基本 (サブコア) とし, 必要に応じて複数のサブコアを連結する柔軟な構造とすることにより, 後段の演算器を有効に利用することができる。4つのサブコアの連結により way0,4,8,12 をストア先として確保し, さらに, スタアバッファを4レーンに増加させることにより, 最大4つの配列に対してストアする命令列を写像することもできる<sup>2</sup>。

<sup>1</sup>図 2.4 では L0 キャッシュ参照のために各段にアドレス計算用の EAG が装備されているが, LD 命令のアドレス情報を L0 キャッシュ内相対位置に置き換えることにより, L0 キャッシュを単一 way かつシフトレジスタにより実装することが可能となる。また, EAG を削減できれば LD-USE ペナルティも1段減少するため効率のよい命令写像が可能となる。

<sup>2</sup>最終段から way0,4,8,12 へ書き戻すための物理的なデータパスの追加が必要である。




図 2.4: 多段演算器構成

### 2.3 演算器の時分割多重化

演算器の段数を超えるループイタレーションを  $1/N$  ( $N$  は整数) に圧縮して写像し,  $1/N$  のスループットに下げて実行する機構が演算器時分割多重化機構である. ただし対応可能な  $N$  はモデル依存であり, 時分割多重化によっても収容できない場合には, 一般的な VLIW プロセッサとして初段のみを用いた演算を行う. 図 2.6 に演算器時分割多重化機構を備える構成を示す. 図 2.4 に示した基本構成に対して, 上下段の




図 2.5: 複数コアの連結による多数段構成

ラッチのいずれかを選択するセレクタ（黒丸部分）が追加されている。本セレクタにより、各演算器に対して連続する N 命令の時分割写像が可能となり、演算器段数の N 倍の命令を写像することができる。すなわち、命令写像ポリシーを変更することなく、命令数と性能のトレードオフのみによる高速実行が可能である。




図 2.6: 演算器の時分割多重化

## 2.4 ベクトルアクセラレータ化

プログラムによっては、従来型ベクトル演算モデルのほうが効率が良いことも考えられる<sup>3</sup>。これまでに説明した演算器アレイ構成では、演算器時分割多重化機構が備えるパイパスを利用して、各段を1エレメントの処理に対応付けるベクトルアクセラレータを構成することもできる。図 2.7 にベクトルアクセラレータ化のアイデアを示す。図 2.6 に示した演算器時分割多重化機構のうち、太線部分を使用してベクトル

<sup>3</sup>例えば LD-ADD-ST 等、演算のチェイニングが存在しないケースが該当する。ただし、冒頭に述べたように、十分なデータ供給能力が確保できる場合に限る。




図 2.7: ベクトルアクセラレータ化

ロードパイプおよび演算パイプを構成する。また、L0 キャッシュにはベクトルレジスタ (VR) を収容する。128KB のベクトルレジスタ (8 バイト× 64 要素× 256 本) を備える 8 エLEMENT 構成のベクトルアクセラレータとする場合、1 つの L0 キャッシュには 8 による剰余が同じ要素番号に対応する 16KB の部分ベクトルレジスタを収容する。各 L0 キャッシュには外部メモリインタフェースが接続され、毎サイクル 1 要素のスループットを確保することにより高性能を発揮できる。段間伝搬機構 (oop4) には、ベクトルロードとベクトルレジスタの対応付けに必要なアライナとしての機能を持たせる。図 2.8 は、図 2.5 に関連付けたベ




図 2.8: ベクトルアクセラレータモデル

クトルアクセラレータ（8エレメント同時実行）の構成である。初段がスカルユニットに対応し、次段以降がベクトルユニットの各エレメントに対応する。演算器アレイ構成をベクトルアクセラレータとして使用する場合は、一般にはベクトル命令列を必要とするが、本構成では、命令写像機構を利用して、一般命令列をベクトル命令に読み替えて実行するモデルを想定している。アドレスが規則的に変化するLD命令を起点として、関連するレジスタをベクトルレジスタに読み替えて写像する等が考えられる。条件コードレジスタおよび条件付き実行命令をマスクレジスタに読み替えてマスク付き演算とすることも可能である。なお、ベクトルアクセラレータとして動作する場合、各段に同一の演算命令が写像され、各段は独立に動作する。






図 2.9: コア間連携との適合

## 2.5 コア間連携との適合

図 2.9 は、図 2.4 の構造をさらに複数個接続したマルチコア構成を示している。各コアが、写像するループ内 VLIW 命令数に依らず、一定のスループットにより初段の L1 キャッシュに演算結果を書き込む特性を有することから、異なるコアに対して構造の異なるループを対応付けた場合でも均等に負荷分散できると考えられる。この特性を利用しつつ、共有 L2 キャッシュに対するアクセス競合を削減するために、あるコア（例えば Array#1）の演算結果を直ちに次のコア（例えば Array#2）が使用する場合には、L2 への書き込みを行わずに、コア間専用キューを用いた直接データ送受を行う機構を設ける。先頭のコアのみが L2 から読み出しを行い、最後尾のコアのみが L2 へ書き込む状態が理想的な動作状態である。理想的に実行できるアプリケーションプログラムの例を図 2.10 に示す。A[HT][WD] を入力とし、途中結果である B[i], C[i], D[i] をコア間で伝搬させつつ、 $\text{shift}(A[i], B[i])$ ,  $\text{shift}(B[i], C[i])$ ,  $\text{shift}(C[i], D[i])$ ,  $\text{shift}(D[i], E[i])$  を Array#0 から Array#3 により並列実行し、最終的に E[HT][WD] を出力する。DCPL 命令を演算器ネットワークを

```

#define HT 64
#define WD 64
int  A[HT][WD] __attribute__((aligned(64)));
int  B[HT][WD] __attribute__((aligned(64)));
int  C[HT][WD] __attribute__((aligned(64)));
int  D[HT][WD] __attribute__((aligned(64)));
int  E[HT][WD] __attribute__((aligned(64)));
main(argc, argv) int argc; char **argv;
{
    int i, j;
    int sizeB = sizeof(B);
    int sizeC = sizeof(C);
    int sizeD = sizeof(D);
    int sizeE = sizeof(E);
    for (i=0; i<HT; i++) {
        for (j=0; j<WD; j++)
            A[i][j] = (i<<8)+j;
    }
    if (A-B) { /* Array#0 が担当 */
        __asm__ __volatile__ ("icpl.p %0,%1,#1\n" "bno entry1\n" :: "r"(B), "r"(sizeB));
        for (i=0; i<HT; i++) shift(A[i], B[i]);
        __asm__ __volatile__ ("exit0:" "icpl.p gr0,gr0,#0\n" "bno exit1\n" "entry1:" ::);
    }
    if (B-C) { /* Array#1 が担当 */
        __asm__ __volatile__ ("icpl.p %0,%1,#1\n" "bno entry2\n" :: "r"(C), "r"(sizeC));
        for (i=0; i<HT; i++) shift(B[i], C[i]);
        __asm__ __volatile__ ("exit1:" "icpl.p gr0,gr0,#0\n" "bno exit2\n" "entry2:" ::);
    }
    if (C-D) { /* Array#2 が担当 */
        __asm__ __volatile__ ("icpl.p %0,%1,#1\n" "bno entry3\n" :: "r"(D), "r"(sizeD));
        for (i=0; i<HT; i++) shift(C[i], D[i]);
        __asm__ __volatile__ ("exit2:" "icpl.p gr0,gr0,#0\n" "bno exit3\n" "entry3:" ::);
    }
    if (D-E) { /* Array#3 が担当 */
        __asm__ __volatile__ ("icpl gr0,gr0,#1\n" ::);
        for (i=0; i<HT; i++) shift(D[i], E[i]);
        __asm__ __volatile__ ("exit3:" "icpl gr0,gr0,#0\n" ::);
    }
}

```

```

shift(in:gr4, out:gr5) { /* 各要素を左 1 ビットシフトする */
    addi sp,#-48,sp
    sti.p fp,@(sp,32);    addi sp,#32,fp
    movsg lr,gr11
    sti gr11,@(fp,8)
    addi gr0,65,gr7
    addi gr5,0,gr12
    sethi.p #hi((0<<30)|(0<<29)|(0<<28)|(0<<24)|(64<<12)|64),gr6; setlo #lo((64<<12)|64),gr6
    dcpl.p gr5,gr6,#1; addi gr4,0,gr0
shift_loop:
    ldi.p @(gr4,0),gr10;    addi.p gr4,#4,gr4; subicc gr7,#1,gr7,icc0
                                beq icc0,0x0,shift_exit

    slli gr10,#1,gr11
    st.p gr11,@(gr5,gr0); addi.p gr5,#4,gr5; bra shift_loop
shift_exit:
    addi gr12,0,gr5
    sethi.p #hi((0<<30)|(0<<29)|(0<<28)|(0<<24)|(64<<12)|0),gr6; setlo #lo((64<<12)|0),gr6
    dcpl gr5,gr6,#0
    ldi @(fp,8),gr11
    ldi @(fp,0),fp
    jmpl.p @(gr11,gr0);    addi sp,#48,sp
}

```

図 2.10: 理想的に実行できるプログラム例

利用したコア内高並列処理用ヒント情報として使用し、[j] ループのコア内パイプライン動作を制御する。また、ICPL 命令をコア間連携機能用ヒント情報として使用し、[i] ループのコア間パイプライン動作を制御する。DCPL や ICPL を NOP 命令と見なした場合は、通常の単一コア用プログラムと何ら変わらない。一般的



には複雑な並列プログラミングが必要となるこのような処理を単純なヒント命令の挿入のみにより実現できることから、高いプログラマビリティを有する機構であると言える。



# Chapter 3

## 基本方針

本章では、LAPP64 論理仕様検討の初期段階として、いくつかの並列プログラム実行モデルを実現するために必要と考えられるハード・ソフトインタフェースを網羅的に記述している。次章以降に規定される最終的な論理仕様は、本章に記述された仕様候補のフルセットまたはサブセットである。

### 3.1 実コア番号と論理メモリ空間

LAPP64 では、ユーザプログラムに対して、1つまたは複数の実コア番号からなるコアグループ、および、論理メモリ空間が提供される。論理メモリ空間は、アドレス範囲によって主記憶装置（DDR メモリ）、制御レジスタ、コア分散共有メモリ（DSM）、または、クラスタ分散共有メモリ（CSM）に対応付けられている。

DSM 機能および CSM 機能が無効化されている場合は、論理的に透過な L2 キャッシュ用途の内蔵メモリの全てが L2 キャッシュとして主記憶参照の高速化に寄与する。DSM 機能が有効化されている場合は、L2 キャッシュ用途の内蔵メモリの一部（容量はモデルに依存して固定）が論理メモリ空間上の実 DSM 予約空間に実コア番号順に実体化される。DSM 機能利用の有無はプロセス起動時に選択しなければならず、実行途中に変更することはできない。同様に、CSM 機能が有効化されている場合は、L2 キャッシュ用途の内蔵メモリの一部（容量はモデルに依存して固定）が論理メモリ空間上の実 CSM 予約空間に実体化される。CSM 機能利用の有無はプロセス起動時に選択しなければならず、実行途中に変更することはできない。DSM 機能と CSM 機能は独立であり、1つのプロセスが両機能を同時に利用することができるが、同時利用の場合の L2 キャッシュ容量はシステムが規定する最低容量となる。

DSM/CSM 機能を利用するプロセスの実行は、OS により DSM/CSM 機能が有効化され、かつ、当該プロセス実行に必要な DSM/CSM 資源が確保されるまで、OS により保留される。DSM/CSM 機能を利用するためには、クラスタ単位にハードウェア構成を切り替える必要があり、OS のプロセススケジューラには、ハードウェア構成切り替え機能およびプロセス仕分け機能が要求される。

コア番号変換機構が無効である場合、実コア番号はそのまま物理コア番号（物理位置に直接対応）として使用される。DDR アドレス変換機構（DDR-SAT）が無効である場合、DDR 空間に対応する論理メモリアドレスはそのまま物理 DDR アドレスとして使用される。DSM 機能が有効化されている場合は物理 DSM が実体化され、さらに DSM アドレス変換機構（DSM-SAT）が無効である場合、実 DSM 予約空間に対応する論理メモリアドレスはそのまま物理 DSM アドレスとして使用される。CSM 機能が有効化されている場合は物理 CSM が実体化され、さらに CSM アドレス変換機構（CSM-SAT）が無効である場合、実 CSM 予約空間に対応する論理メモリアドレスはそのまま物理 CSM アドレスとして使用される。

コア番号変換機構と DSM-SAT は独立であり、コア番号変換機構が無効の場合でも、DSM-SAT が有効であれば、実 DSM 予約空間に物理 DSM 領域が物理コア番号順に配置された状態で、各領域内のページ配置を変更することができる（物理 DSM 内の部分故障回避を想定している）。DSM-SAT が無効の場合は、実 DSM 予約空間に物理 DSM 領域が物理コア番号順にそのまま配置される。

コア番号変換機構が有効である場合、実コア番号は、OS が設定するコア番号変換表に基づき物理コア

番号に変換される。実 DSM 予約空間中の実 DSM の並びは常に実コア番号順であり、コア番号変換機構が無効である場合は物理コア番号順に等しい。コア番号変換機構は、使用可能な物理コア番号を意識することなく記述したプログラムを単独または複数同時に実行するための機構である。OS には、障害が発生した物理コア番号を避けたり、複数プログラム間で競合する実コア番号を異なる物理コア番号に割り当てて同時実行を可能とする等の物理コアスケジューリング機能が要求される。

DDR-SAT が有効である場合、DDR 空間に対応する論理メモリアドレスは、OS が設定する DDR アドレス変換表に基づき物理 DDR アドレスに変換される。DSM 機構および DSM-SAT が有効化されている場合、実 DSM 予約空間に対応する論理メモリアドレスは、OS が設定する DSM-SAT の内容に基づき、物理 DSM アドレスに変換される。ただし、物理 DSM 境界をまたぐアドレス変換を行うことはできない。同様に、CSM 機構および CSM-SAT が有効化されている場合、実 CSM 予約空間に対応する論理メモリアドレスは、OS が設定する CSM-SAT の内容に基づき、物理 CSM アドレスに変換される。なお、物理 CSM 境界をまたぐアドレス変換が可能である。

DDR-SAT、DSM-SAT および CSM-SAT は、DDR 空間、実 DSM 予約空間の各 DSM 領域、実 CSM 予約空間よりも狭い各物理メモリ領域を用いて各論理メモリ空間を提供したり、複数プロセスを時分割多重に走行させる仕組みであり、各領域境界を越えて論理メモリ空間を自由に再構成させるものではない（境界をまたぐアドレス変換を前提とするプログラムはアドレス変換機構を無効化した場合に正常動作しない）。

ある論理メモリ空間を参照できる実コア（コアグループのメンバ）は、プロセス起動時にプログラムヘッダ情報を元に OS により使用を許可された実コア数の範囲内においてユーザプログラムが動的に変更可能（主目的は並列度の一時低減による電力削減）である。コアグループに複数の実コアが含まれる状態では、1つのプロセス中に複数の実コアの内部状態が存在する。個々の実コアの内部状態（プログラムカウンタや汎用レジスタ等）はスレッドと呼びプロセスとは区別する。

## 3.2 論理メモリ空間の構成

各プロセスに対応付けられる論理メモリ空間は図 3.1 に示すように機能毎に領域分割されている。Firmware 領域、OS 領域、I/O 制御領域は、全ての論理メモリ空間により共有されており物理 DDR アドレス空間および連続する物理メモリ空間上に 1 組の実体が配置される。

00000001\_00000000-0000000f\_ffffff の範囲はユーザ DDR 領域を実体とするプログラム空間（DDR 空間）であり、MOESI プロトコルによる複数コア間のキャッシュ一貫性制御の対象となる。また、性能保証を目的として L1 キャッシュに Line-Lock 機構が装備される。ただし Lock 可能な範囲は高々 1 つの Text 範囲および 1 つの Stack 範囲であり、非 Lock 範囲のキャッシュ先が確保できない等ハードウェア資源の不足により Lock 指示が無視される場合がある。なお、本空間はアレイモードのアクセラレータ、および、コア間転送機構（DTU）が参照できる。ベクトルモードのアクセラレータは本空間を参照できない。

00000011\_00000000-00000011\_0000ffff の範囲には自コアの制御レジスタ群が写像されている。L1 キャッシュは無効である。他コアの制御レジスタ群を参照することはできない。

00000012\_00000000-00000012\_0001ffff の範囲は DSM-SAT を指示する制御レジスタ群領域であり、L1 キャッシュは無効である。制御レジスタ群の内容により、物理 DSM 領域の各ページ（ページサイズは DSM-SAT 固有）が実 DSM 予約空間の実 DSM 領域毎に写像される。ページサイズが 4KB の場合、各 1MB の物理 DSM を 64 コア分写像するためには、16K エントリ（各エントリのサイズは 4B）の制御レジスタ群が装備される。さらに、複数プロセスに対して実 DSM 領域を同時提供するために、制御レジスタ群が複数セット設けられる（セット数はモデル依存である）。制御レジスタ群の実体はコア毎に独立であり、コア毎に異なる写像が可能である。なお、実 DSM 予約空間と L1 キャッシュラインの対応は論理アドレスに基づくため、DSM-SAT の内容を変更する場合、実 DSM 予約空間と L1 キャッシュの整合性はソフトウェア（L1 キャッシュフラッシュ命令）により保証しなければならない。

00000013\_00000000-00000013\_0001ffff の範囲は CSM-SAT を指示する制御レジスタ群領域であり、L1 キャッシュは無効である。制御レジスタ群の内容により、物理 CSM 領域の各ページ（ページサイズは CSM-SAT 固有）が実 CSM 予約空間に写像される。ページサイズが 4KB の場合、最大各 16MB の物理 CSM を 4 クラスタ分写像するためには、16K エントリ（各エントリのサイズは 4B）の制御レジスタ群が装




図 3.1: 論理メモリ空間の構成




図 3.2: DDR-SAT

備される。さらに、複数プロセスに対して実 CSM 領域を同時提供するために、制御レジスタ群が複数セット設けられる（セット数はモデル依存である）。制御レジスタ群の実体はコア毎に独立であり、コア毎に異なる写像が可能である。

00000020\_00000000-00000020\_3fffffffの範囲は実 DSM 予約空間である。コア番号変換機構無効かつ DSM-SAT 無効の場合、物理 DSM 領域が物理コア番号順にそのまま配置される。コア番号変換機構無効かつ DSM-SAT 有効の場合、物理 DSM 領域が物理コア番号順に配置された状態で各領域内のページが DSM-SAT の内容に従い配置される。コア番号変換機構有効かつ DSM-SAT 無効の場合、物理 DSM 領域が実コア番号順にそのまま配置される。コア番号変換機構有効かつ DSM-SAT 有効の場合、物理 DSM 領域が実コア番号順に配置された状態で各領域内のページが DSM-SAT の内容に従い配置される。自コアの DSM 領域が写像されているアドレスに対しては通常のロード/ストアが可能（L1 キャッシュはライトスルー）であるものの、他コアの DSM 領域が写像されているアドレスに対しては L1 キャッシュは無効となる。なお、本領域はアレイモードのアクセラレータ（自コアのみ）、ベクトルモードのアクセラレータ（自コアのみ）、および、コア間転送機構（DTU）が参照できる。

00000030\_00000000-00000030\_03fffffffの範囲は実 CSM 予約空間であり、L1 キャッシュは無効である。CSM-SAT が無効の場合、物理 CSM 領域がそのまま配置される。各物理 CSM 領域の全アドレス空間にメモリの実体が存在するとは限らないため、CSM-SAT が無効の場合、実 CSM 予約空間においてメモリの実体が存在する領域は不連続となる。CSM-SAT 有効の場合、物理 CSM 領域の各ページが CSM-SAT の内容に従い配置される。なお、本空間はコア間転送（DTU）が参照できる（アレイモードのアクセラレータおよびベクトルモードのアクセラレータは参照できない）<sup>1</sup>。

### 3.3 DDR アドレス変換機構（DDR-SAT）

DDR-SAT は、各コア内制御レジスタ PEV.DDRSAT の値が 1 である間、有効化される。各コアには DDR-SAT を利用するプロセスを 1 つまたは複数走行させるための 1 組のアドレス変換 TCAM 機構が装備されており、OS は、DDR-SAT を有効化する際、TCAM 機構を適切に初期化しなければならない。DSM-SAT の仕組みを図 3.2 に示す。DDR 空間内アドレスのうち Page 内オフセットを除く上位ビットパターン

<sup>1</sup>アレイモードのアクセラレータは L1 キャッシュを使用するため L1 キャッシュを使用しない他コア DSM 領域および CSM 領域は参照できない。同様にベクトルモードのアクセラレータは自コアの DSM を使用するため DDR 領域、他コア DSM 領域および CSM 領域は参照できない。すなわち、アレイモードとベクトルモードには DDR 領域を参照できるか否かの違いがある。



関連制御レジスタ	保護	値の意味
PEV.DSMSAT	特権	0:DSM-SAT無効, 1:DSM-SAT有効
PEV.DSMSPC	特権	DSM-SATに使用するDSM-SAT制御レジスタ群番号 0:space#0, 1:space#1
PEV.DSMPSZ	特権	DSM-SATのページサイズ 0:4KB, 1:16KB, 2:64KB, 3:256KB, 4:1MB
PEV.CORMAP	特権	0:コア番号変換無効, 1:コア番号変換有効
PEV.CORGRP[0..63]	特権	実コア番号に対応させる物理コア番号 0-63:実コア有効 255:実コア無効




図 3.3: DSM-SAT

に PEV.DDRPID を単純連結した値により、アドレス変換 TCAM 機構が連想検索される。連想検索対象となる TCAM のビット位置の一部（位置はモデル依存）にはマスク機構が装備されており、複数の異なるページサイズを同時に登録可能である。また、保護情報中の C (Common Space) ビットにより、PID を無視するアドレス変換も可能である。連想検索の結果、一致するエントリが検出された場合、当該エントリに付随する領域から物理 DDR アドレスおよびマスク情報が読み出され、Page 内オフセットと連結されて物理 DDR アドレスとなる。一致するエントリがない場合、OS による TCAM 機構の内容更新および当該メモリ参照命令の再実行が求められる<sup>2</sup>。

### 3.4 DSM アドレス変換機構 (DSM-SAT)

DSM-SAT は、各コア内制御レジスタ PEV.DSMSAT の値が 1 である間、有効化される。各コアには DSM-SAT を利用するプロセスを 1 つまたは複数走行させるために、1 組または複数組の DSM-SAT 制御レジスタ群が装備されており、OS は、DSM-SAT を有効化する際、当該プロセスに使用させる DSM-SAT 制御レジスタ群を PEV.DSMSPC により指定しなければならない。また、DSM-SAT のページサイズを PEV.DSMPSZ により指定しなければならない。なお、PEV.DSMSPC および PEV.DSMPSZ に指定可能な値はモデル依存である。DSM-SAT の仕組みを図 3.3 に示す。PEV.DSMSAT の値が 1 の時に実 DSM 予約空間を参照した場合、物理 DSM 番号（当該論理メモリアドレスのうち、実 DSM 番号に該当するビット位置の内容を元にコア番号変換機構から得られる）と、DSM 内ページ番号（当該論理メモリアドレスのうち、実 DSM 番号に該当するビット位置および PEV.DSMPSZ の値により決定されるビット位置の内容を

<sup>2</sup>DSM-SAT および CSM-SAT では写像対象とする DSM/CSM が小容量であるため複数プロセスの同時実行を可能とする各制御レジスタ群が高々数セットしか装備されないのに対し、DDR-SAT は大容量 DDR を写像対象とするため、プロセス ID (PID) により論理メモリ空間を区別する機構、および、CAM によるフルアソシティブアドレス変換機構が装備される。








図 3.5: コア数増加とキャッシュ構成の関係

けられており各クラスタに接続されている。各クラスタには1組のL2キャッシュが装備されており、クラスタ内の各コアからはアドレス変換後の物理アドレスにより参照される。また、各DDRメモリに対応するL2-DIRECTORY（物理DDRアドレスに対応する有効なL2キャッシュラインのシステム内物理位置を保持）が同一クラスタ内に配置されている。L2キャッシュは物理DDRアドレスによりインタリーブされており、各コアからの参照要求とL2内バンクの対応は一意に決まる。各L2-DIRECTORYも各バンクに対応している。

さて、当該バンクにおいてL2キャッシュミスを検出した場合、参照に使用した物理DDRアドレスから担当クラスタを求める。自クラスタである場合、L2直下のL2-DIRに問い合わせを行い、他クラスタのL2にも存在しなければ（自L2-DIRに何も登録されていなければ）、自クラスタ内DDRに対して参照要求を発行し自クラスタのL2-TAGを更新する（自L2-DIRは更新しない）。直下のL2-DIRに問い合わせた結果、他クラスタに存在する場合（自L2-DIRに登録がある場合）、他クラスタ内L2に対して参照要求を発行する。読み出しの場合、L2-TAGはShared状態（元L2がCleanの場合）またはOwned+Shared状態（元L2がModifiedの場合）へ移行し、書き込みの場合はModified+Invalid状態（元L2を無効化）へ移行する。

参照に使用した物理DDRアドレスが他クラスタである場合、参照要求を他クラスタ内の担当L2バンクに送出する。担当L2バンクは、自身のキャッシュラインが有効である場合は要求元に返信し、無効である場合は直下のL2-DIRに問い合わせを行い、他クラスタになれば、自クラスタのDDRメモリに対して参照要求を発行し要求元に返信した後、L2-DIRを更新する。もし、直下のL2-DIRに問い合わせを行った結果、他クラスタに存在する場合、目的のクラスタ内L2に対して参照要求を転送する。目的のクラスタ内L2は参照要求に対して同様の処理を行い、最終的には担当L2-DIRを更新し、キャッシュ内容は要求元に返信する。

図3.7に論理メモリ空間とキャッシュの関係を示す。「アクセス先」列は論理メモリ空間の各領域および注目コアのL1キャッシュの状態により分類されている。L1キャッシュの状態は、N.C.がL1キャッシュ常




図 3.6: LAPP64 のキャッシュ構成

時無効, L1-hit が注目コアの L1 が有効かつ L2 以下の記憶階層との矛盾がない状態, L1-dirty が注目コアの L1 が有効かつ最新状態が L1 にしかない状態 (L2 以下の記憶階層に書き戻されていない状態) を示している。「注目コア」列は注目コアに属するスカラ, ベクトル, DTU, I/O からの Read/Write アクセス, 「他コア」列は注目コア以外のコアに属するスカラ, ベクトル, DTU, I/O からの Read/Write を示している。

Firmware 領域および I/O 制御領域は LAPP64 のリセットや IPL 処理のための特権プログラム領域 (全コア共通) であり, スカラおよび I/O のみがノンキャッシュブルで参照できる。

OS 領域およびユーザ DDR 領域は L1 キャッシュが有効であり, 注目コアの L1 が有効 (L1-hit) である時に他コアからの Read 要求が発生した場合, 注目コア他コアとも L1 の当該ラインは Shared 状態となる (○)。注目コアの L1 が有効 (L1-dirty) である時に他コアからの Read 要求が発生した場合, 注目コア L1 の当該ラインは一旦 L2 に書き戻されて Shared, 他コア L1 の当該ラインは L2 から読み出した後に Shared (●) となる。他コアからの Write 要求が発生した場合, 注目コア L1 の当該ラインは Invalid, 他コア L1 の当該ラインは Modified (★) となる。注目コアの L1 が有効 (L1-hit) である時に DTU による書き込みが発生した場合, 当該 L1 の内容は無効化される (□)。また, 注目コアの L1 が有効 (L1-dirty) である時に DTU による読み出しまたは書き込みが発生した場合, 当該 L1 の内容は L2 階層以下に追い出された後

アクセス元		注目コア								他コア							
		スカラ		ベクトル		DTU		I/O		スカラ		ベクトル		DTU		I/O	
		R	W	R	W	R	W	R	W	R	W	R	W	R	W	R	W
<b>Firmware</b> 領域	N.C.	-	-	×	×	×	×	-	-	同左 (同一空間)							
<b>OS</b> 領域 (L1/L2有効)	L1-hit	◎	◎	×	×	-	□	-	-	○	★	×	×	-	□	-	-
	L1-dirty	◎	◎	×	×	■	■	-	-	●	★	×	×	■	■	-	-
<b>USER-DDR</b> 領域 (L1/L2有効)	L1-hit	◎	◎	×	×	-	□	-	-	○	★	×	×	-	□	-	-
	L1-dirty	◎	◎	×	×	■	■	-	-	●	★	×	×	■	■	-	-
<b>I/O</b> 制御領域	N.C.	-	-	×	×	×	×	-	-	同左 (同一空間)							
<b>物理DSM</b> 領域 (L1のみWT有効)	L1-hit	◎	◎	-	□	-	□	×	×	-	-	×	×	-	□	×	×
<b>DSM-SAT</b> 領域	N.C.	-	-	×	×	×	×	×	×	× (自コア内のみ参照可)							
<b>物理CSM</b> 領域	N.C.	-	-	×	×	-	□	×	×	同左 (同一空間)							
<b>CSM-SAT</b> 領域	N.C.	-	-	×	×	×	×	×	×	× (自コア内のみ参照可)							

- × 参照不可 …(例外検出または別空間)
- L\*-考慮不要 …(スカラはキャッシュオフ, その他はDMA)
- L\*-無効化 …(ハードウェアによる整合保証)
- L\*-排出 …(ハードウェアによる整合保証)
- ★ L\*-移転 …(ハードウェアによる整合保証)->自Invalid+他Modify
- L\*-供給 …(ハードウェアによる整合保証)->自Shared +他Shared
- L\*-共存 …(ハードウェアによる整合保証)->自Shared +他Shared
- ◎ L\*-HIT …(高速)

図 3.7: 論理メモリ空間とキャッシュの関係

に無効化され, DTU により L2 階層以下に対する読み出しまたは書き込みが行われる (■)。

DSM 領域の L1 キャッシュの扱いは, OS 領域およびユーザ DDR 領域と同様である。ただし, 注目コアからのアクセスはライトスルーとなり, ベクトルモードのアクセラレータによる書き込み (注目コアからのみ可能) との整合がハードウェアにより保証 (L1 の内容無効化) される。また, 他コアからの書き込み時は他コアの L1 はノンキャッシュابل, 注目コアの L1 は有効 (ライトスルー) であるため, 同様にハードウェアによる L1 の内容無効化により整合性が維持される。

DSM-SAT 領域, CSM 領域, CSM-SAT 領域はノンキャッシュابلである。

### 3.7 DDR/DSM 領域の内部動作モデル

論理メモリ空間上の特定アドレスをコア間通信手段に用いる場合の内部動作モデルは DDR 領域と DSM 領域とで異なる。以後, 書き込み側コアを A, 読み出し側コアを B (別のクラスタ) とし, B が所属するクラスタに対応する DDR アドレスを用いて A と B が交互に動作する場合を想定する。DDR 領域では L1/L2 キャッシュが共に有効であり, A の書き込み先は自身の L1 キャッシュとなる (この時点ではまだ書き込みは行われない)。後述する B の読み出し後は L1-TAG に Shared が表示されている。この情報を元に, A から直下の L2 バンクに対して他コアへの該当キャッシュライン無効化要求が送信される。B が所属するクラスタの L2 バンクでは, 該当 L2-TAG に Shared および L1 有効 (各 L2-TAG は同一クラスタに所属する全コアの L1-TAG 有効状態を保持) と表示されている<sup>3</sup>。B の該当 L1-TAG にも Shared が表示されている。キャッシュライン無効化要求を受信した L2 バンクでは, 該当 L2-TAG の状態に基づき, L2-TAG が Invalid に変更されるとともに, B の該当 L1-TAG も Invalid に変更される (Shared の場合 Dirty ではないため内容は破棄してよい)。この後, A の該当 L1 への書き込みが行われ L1-TAG が Modified に変更される。この状態では, A 直下の L2 バンクの該当 L2-TAG は Modified である。

<sup>3</sup>この構成を実現するために, 必然的に L1 キャッシュは L2 キャッシュに対してインクルーシブでなければならない。

次に、Bが同一アドレスから読み出す場合、BのL1ではキャッシュミスが検出され同一クラスタ内のL2バンクへ参照要求が発行され、さらにL2バンクでもキャッシュミスが検出される。該当する物理アドレスはBが所属するクラスタに括り付けられているため、直下のL2-DIRに問い合わせを行った結果、有効なL2キャッシュラインがA側のL2バンクに存在することが判明する。さらにA側のL2バンクに対して参照要求を発行し、読み出し結果を受信後、B側のL2-TAGはSharedに変更される。なお、A側のL2バンクが参照要求を受信した時、前述のようにL2-TAGはModifiedであるが、有効な内容はAのL1(Modified)に存在する。このため、L1に対して常に問い合わせを行い、L1がModifiedである場合にはL2に対して書き戻しを行わせ、L2をOwned状態へ遷移する必要がある。

さて、Bに所属する実DSMアドレスを用いてAとBが交互に動作する場合を想定する。実DSM領域では各コアに属する領域のみL1キャッシュが有効であり、Aの書き込みは自身のL1キャッシュを経由せず、直接Bの実DSMに対して行われる。この際、Bの該当L1-TAGが検査され、有効である場合は該当L1が無効化され、Aからの書き込みデータがDSMに上書きされる。

次に、Bが同一アドレスから読み出す場合、BのL1ではキャッシュミスが検出され自身の実DSM領域から読み出しが行われて該当L1が有効化される<sup>4</sup>。

### 3.8 アクセラレータの動作モード

LAPP64の各コアに搭載されるアクセラレータでは、モデルに依存して、アレイモードおよびベクトルモード、または、いずれか1つの動作モードがサポートされる。アクセラレータを使用せず一般的なスカラプロセッサとして機械語命令を順次実行するモードを非アレイモードと呼ぶ。プログラムは非アレイモードにより実行が開始され、アレイモード遷移命令またはベクトルモード遷移命令により各モードへ遷移する。また、各遷移命令を実行後、最初に検出した無条件後方分岐により、非アレイモードへ復帰する。すなわち、プログラム中で両モードを切替えて使用することが可能である。最内ループを形成する同一の機械語命令列に対して、アレイモード遷移命令を前置した場合はアレイ動作による高速実行、また、ベクトルモード遷移命令を前置した場合はベクトル動作による高速実行を試みる。ただし、最内ループを動的に解析した結果、アレイ動作またはベクトル動作が困難であることが判明した場合には、当該モード遷移命令は無視され、非アレイモードのまま命令実行が継続される。なお、モード遷移が可能であるための条件は、各モードにより異なる<sup>5</sup>。

### 3.9 アレイモードアクセラレータのDDR/DSM参照

アレイモードにあるアクセラレータはL1キャッシュの一部を本来のL1キャッシュとして使用し、残りをR/Oの局所メモリとして使用する。前者の動作はアドレスによって異なっており、DDR領域に対してはライトバック、DSM領域に対してはライトスルーとなる（CSM領域はL1キャッシュおよびアレイモードアクセラレータの対象外）。図3.8の第1列および第2列は2つを比較したものである。アレイモードアクセラレータを起動する際に使用するDCPL命令のうちFLUSH機能は、ライトバックの場合にのみ有効であり、ライトスルーの場合には無視される。すなわち、DSM領域を使用することによりオーバーヘッドを減らすことができる。ただし、L1キャッシュとDSMに対する書き込み速度に差がある場合、ライトスルー実現のためにはDSMとの間にFIFOを設ける必要があり、2つの性能差は縮まる。

<sup>4</sup>前述のようなワード単位のDSM領域制御プロトコルが実現可能であれば、DDR領域における一般的な分散共有メモリプロトコルに比べてトラフィックおよびレイテンシを削減することができる。ただし、DDR領域でのキャッシュライン単位の送受信プロトコルとは別に、ワード単位の送受信プロトコルが必要となり、組み合わせの増加によりハードウェア設計が複雑化する。もし、ワード単位のAの状態をBに送信することがDSMの主要な用途であるならば、バリア同期機構として別空間を専用に設け、DSM領域のワード単位転送機構を省略、すなわち、DDR領域と同じ制御によりインプリメントすることにより、トラフィックとレイテンシは犠牲になるがハードウェアを楽にする方向も考えられる。

<sup>5</sup>ハードウェアが自動的に最適なモードを選択する方法も考えられる。現状では、コンパイラがいずれかのモード遷移命令を選択して前置しなければならない。

dcpl w0,w1,w2,w3 に対し	DDR領域におけるアレイ動作 Write-Back	DSM領域におけるアレイ動作 Write-Through	L1を使わないDSM接続	DSMベクトルモード (L0がVRを含む)
addr/len=OLD L1-dirty (way0) 更新WT	F:何もせず P:何もせず R:直ちにL1-read+演算 W:直ちにL1-write	(該当無)	(該当無) ※vr相当が必要	F: P: R:演算 W:演算
L1-clean 上書WT  (L1の再利用が可能)	F:何もせず P:何もせず R:直ちにL1-read+演算 W:直ちにL1-write	F:何もせず P:何もせず R:直ちにL1-read+演算 W:L1とDSMにwrite(W,T) 速度差はFIFOで吸収?	(該当無) ※vr相当が必要	(該当無)
addr/len=NEW L1-dirty (way0) 追出必要	F:flush P:prefetch(r_and w=1) R:直ちにL1-read+演算 W:直ちにL1-write	(該当無) ※FLUSH不要の点が有利	(該当無) ※FLUSH不要の点が有利	F:VST P:VLD R:演算 W:演算
L1-clean 追出不要  (L1の再利用が困難)	F:V=0 P:prefetch(r_and w=1) R:直ちにL1-read+演算 W:直ちにL1-write	F:V=0 P:prefetch(r_and w=1) R:直ちにL1-read+演算 W:L1とDSMにwrite(W,T) 速度差はFIFOで吸収?	F:無視してよい P:無視してよい R:DSM-read(delay) 3way W:DSM-write(delay) 1way 速度差はFIFOで吸収?	(該当無)
	DCPL FL——PF——  LD—— LD—— ML—— AD—— ST—— (L1)	DCPL PF——  LD—— LD—— ML—— AD—— ST——…… (L1+FIFO+DSM)	DCPL  LD……… LD……… ML……… AD……… ST……… (FIFO+DSM)	VL——VL——  ML——AD—— ST——

図 3.8: アレイモードアクセラレータの DDR/DSM 参照

### 3.10 アレイモードアクセラレータと DTU の連結

アレイモードアクセラレータは単独で L1 (ライトバック) と DDR 領域のデータ転送 (ストライドアクセスを含む) を伴う演算を担当できる (10.4 節「複数 PE 連携機能」に対応)。各アレイ動作全体の実行時間は 1., 2., 3. の合計により律速される。

1. DCPL 命令発行 (L1 ⇒ DDR-X へ FLUSH) … 低速
2. DCPL 命令続き (DDR-A 領域 ⇒ L1(LDM)) … 低速
3. Array 実行 (L1(LDM) ⇒ L1) … 高速
4. DCPL 命令発行 (L1 ⇒ DDR-A へ FLUSH) … 低速
5. DCPL 命令続き (DSM-B 領域 ⇒ L1(LDM)) … 低速
6. Array 実行 (L1(LDM) ⇒ L1) … 高速

また、アレイモードアクセラレータが L1 (ライトスルー) と DSM の間のデータ転送 (ストライドアクセスも可能であるが推奨しない) を伴う演算を担当し、DTU に L2/CSM と DSM の間のデータ転送 (多様なストライドアクセスが可能) を分離できる (10.5 節「明示的並列プログラムの実行」に対応)。ソフトウェアは、次の手順によりデータ転送および演算を関連づけてオーバーラップ動作させることができる。各アレイ動作全体の実行時間は 1. と 4. の合計により律速され、演算とデータ転送をオーバーラップ実行する分だけ、DDR 領域を対象とする前述の手順よりもスループットは高い。

1. DTU-READ 命令発行 (DDR/CSM-B 領域 ⇒ DSM-B) … 低速、ただし 2.-3. とオーバーラップ動作
2. DCPL 命令発行 (DSM-A ⇒ L1(LDM)) … 高速 … 以前の CSM-A ⇒ DSM-A が終わっているはず
3. Array 実行 (W.T. ベースの L1(LDM) ⇒ L1&DSM-A) … 高速
4. DTU-WRITE 命令発行 (DSM-A ⇒ DDR/CSM-A 領域) … 低速
5. DTU-READ 命令発行 (DDR/CSM-C 領域 ⇒ DSM-C) … 低速、ただし 6.-7. とオーバーラップ動作
6. DCPL 命令発行 (DSM-B ⇒ L1(LDM)) … 高速 … 1. が終わっているはず
7. Array 実行 (W.T. ベースの L1(LDM) ⇒ L1&DSM-B) … 高速
8. DTU-WRITE 命令発行 (DSM-B ⇒ DDR/CSM-B 領域) … 低速



関連制御レジスタ	保護	値の意味
DTU.CONTRL	非特	0:転送開始 1:停止指示
DTU.BLKTOP	非特	DSM内相対制御ブロック先頭アドレス
DTU.CBLKAD	非特	処理中制御ブロックアドレス (表示)
DTU.CBLKST	非特	処理中制御ブロック状況 (表示)

DTB.NEXTAD	次のDSM内相対制御ブロック先頭アドレス
DTB.TRIGTY	当該ブロック起動トリガ 0:無し 1:有り
:	当該制御ブロックの送受信指示

DTB.NEXTAD	00000000 (NULLにより終端)
DTB.TRIGTY	当該ブロック起動トリガ 0:無し 1:有り
:	

図 3.9: DTU 制御レジスタと制御ブロック

### 3.11 コア間転送機構 (DTU)

コア間転送機構 (DTU) は、DDR、DSM、CSM 間のデータ転送を行うことができる。転送の際に使用する制御レジスタおよび制御ブロックの内容を図 3.9 に示す。DTU には、送信および受信の際に各々使用するアドレッシング機能として、直接、間接、ストライド、2 重ストライドが装備されている。

論理アドレスの解釈は、DTU を起動する実コアのアドレス変換機構に従う。複数の制御ブロックが連結されている場合でも、各々に記載される論理アドレスの解釈は DTU 起動時の DDR-SAT、DSM-SAT、CSM-SAT の内容に従うことに注意が必要である。なお、アドレス変換の保持は、DTU 起動時の PEV.DDRSAT、PEV.DDRPID、PEV.DSMSAT、PEV.DSMSPC、PEV.DSMPSZ、PEV.CSMSAT、PEV.CSMSPC、PEV.CSMPSZ の内部保持により行われるため、DTU の動作が終結するまでの間、DRRPID、DSMSPC、CSMSPC に対応する各アドレス変換対を変更してはならない。DDR については DDR 領域内アドレスから得られる物理 DDR アドレスを使用する。物理 DDR アドレス空間は論理的に透過な L2 キャッシュにより高速化されており、DDR の内容と L2 キャッシュの内容はハードウェアにより整合性が維持される (L1 キャッシュの内容も同様)。DSM については実 DSM 予約空間内アドレスから得られる物理 DSM アドレスを使用する。物理 DSM は各物理コアに括り付けられており、L2 キャッシュは経由しないが各コアの L1 キャッシュは有効である。各コア毎の DSM の内容と L1 キャッシュの内容はハードウェアにより整合性が維持される。

### 3.12 DTU の内部動作モデル

DTU は各コアに装備されており、3.11 節に述べた DDR、DSM、CSM 間のデータ転送は、各メモリを直接参照するのではなく、3.7 節に述べた各コアからの DDR、DSM、CSM 参照と同じ手順に従う。すなわち、キャッシュ階層を含む論理的に正しい Read/Write 動作がハードウェアにより保証される。このため、DTU 転送の効率的利用のためには、キャッシュ整合性維持に関わる内部動作の理解が必要である。

### 3.13 バリア同期機構 (BAR)

プログラム実行開始後、あらかじめ、コアグループに属する 1 つまたは複数の実コアを指定することによりサブコアグループを定義した上で、プログラム実行中の任意の時点で同一プロセス ID に属するサブコアグループ全体の同期を確保する機構である。同期状態は 0 同期状態と 1 同期状態からなり、各実コアが現

関連制御レジスタ	保護	値の意味
PEV.CORMAP	特権	0:コア番号変換無効, 1:コア番号変換有効
PEV.CORGRP[0..63]	特権	実コア番号に対応させる物理コア番号 0-63:実コア有効 255:実コア無効
BAR.CORSPC	非特	バリア空間 0:space#0, 1:space#1
BAR.CORMSK	非特	実コア番号バリアマスク (64bit) 0:同期対象外, 1:同期対象
BAR.CONTRL	非特	同期要求放送 0:0同期要求 1:1同期要求
BAR.STATUS	非特	同期状態表示 00:非同期状態 01:未定義 10:0同期状態 11:1同期状態

図 3.10: BAR 制御レジスタ

在の同期状態を認識し、他の全コアに対して 0 同期または 1 同期のいずれかを指定して次の同期点到達を放送することにより全体が同期する。使用する制御レジスタの内容を図 3.10 に示す。BAR.CORSPC および BAR.CORMSK によりバリア空間およびバリアマスク (サブコアグループ) を定義した上で BAR.CONTRL により同期要求を発行する。同期要求の送信先がサブコアグループのみか全コアとなるかはモデル依存である。BAR.STATUS には、BAR.CORSPC および BAR.CORMSK に基づく同期状態が表示される<sup>6</sup>。

### 3.14 電力制御機構

DDR 単位, L2 バンク単位, 実コア単位, および, 実コアの各機能ユニット単位 (浮動小数点演算機構, 実 DSM の各電源制御単位, 各キャッシュ階層の各電源制御単位など) に電力制御機構が設けられる。制御可能な動作状態には、電源遮断状態, 記憶保持状態, 低消費電力状態 (複数段階), 通常状態がある。各状態間の遷移は、自コアまたは他コアが発行する命令の実行による (自コアの電源遮断状態からの復帰は他コアからのみ制御可能)。また、コヒーレントキャッシュ制御機構も電力制御の対象となる。

### 3.15 段階的評価プラットフォーム

以上に述べた仕様の有効性を検証するためには、各レベルのシミュレータを開発することが有効である。図 3.11 に、検証レベルとシミュレータの関係を示す。

<sup>6</sup>バリア同期機構は、後述する監視条件の指定の有無に関連する。DSM 機構を用いた監視条件の指定により BAR 機構と同様の目的を達成できるのであれば、BAR 機構は不要である。あるいは、前脚注のように BAR 機構のみで十分に目的を達成できる場合には、DSM 機構を用いた監視機構は不要である。両者に各々得失があり、両機能が必要である場合には、10.5 節のように両機能を併存させる仕様となる。一般に BAR 機構は監視条件を用いる場合に比べ、複数コアを一度に待ち合わせるオーバーヘッドが小さいと考えられる。





# Chapter 4

## 構成

### 4.1 汎用レジスタ

32bit 汎用レジスタ (GR0-31), 4bit 条件コードレジスタ 2 本 (ICC0, ICC1), 32bit リンクレジスタ (LR) を備えている。

### 4.2 メディア/浮動小数点レジスタ

32bit メディア/浮動小数点レジスタ (MR/FR0-31) を備えている。単精度浮動小数点数の形式 (IEEE754 規格に準拠) は以下の通りである。ただし、単精度浮動小数点演算機能は、後述する C-RTL モデルにのみ実装され、FPGA モデルおよび ASIC モデルには実装されない。

<table border="1" style="margin: auto; border-collapse: collapse;"> <tr> <td style="width: 20px; text-align: center;">31</td> <td style="width: 20px; text-align: center;">30</td> <td style="width: 20px; text-align: center;">23</td> <td style="width: 20px; text-align: center;">22</td> <td style="width: 20px; text-align: center;">0</td> </tr> <tr> <td style="text-align: center;">s</td> <td style="text-align: center;">e</td> <td colspan="3" style="text-align: center;">f23←f→f1</td> </tr> </table> <p style="text-align: center;">↘:小数点</p>	31	30	23	22	0	s	e	f23←f→f1			<table style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50%;">符号</td> <td style="width: 10%;">...s</td> <td style="width: 40%;">0:正数、1:負数</td> </tr> <tr> <td>バイアス指数</td> <td>...e</td> <td>最小指数値: 0</td> </tr> <tr> <td></td> <td></td> <td>バイアス指数: 1-254</td> </tr> <tr> <td></td> <td></td> <td>最大指数値: 255</td> </tr> <tr> <td></td> <td></td> <td>バイアス値: 127</td> </tr> <tr> <td>最上位整数</td> <td>...L</td> <td>e=0: L=0</td> </tr> <tr> <td></td> <td></td> <td>0 &lt; e &lt; 255: L=1</td> </tr> <tr> <td></td> <td></td> <td>e=255: L=0</td> </tr> <tr> <td>仮数</td> <td>...f</td> <td></td> </tr> </table>	符号	...s	0:正数、1:負数	バイアス指数	...e	最小指数値: 0			バイアス指数: 1-254			最大指数値: 255			バイアス値: 127	最上位整数	...L	e=0: L=0			0 < e < 255: L=1			e=255: L=0	仮数	...f	
31	30	23	22	0																																		
s	e	f23←f→f1																																				
符号	...s	0:正数、1:負数																																				
バイアス指数	...e	最小指数値: 0																																				
		バイアス指数: 1-254																																				
		最大指数値: 255																																				
		バイアス値: 127																																				
最上位整数	...L	e=0: L=0																																				
		0 < e < 255: L=1																																				
		e=255: L=0																																				
仮数	...f																																					
不正規化数	符号付無限大	符号付ゼロ																																				
s	s	s																																				
e	e	e																																				
L	L	L																																				
f	f	f																																				
表現式	表現式	表現式																																				
0:正数, 1:負数	0:正数, 1:負数	0:正数, 1:負数																																				
e=0(最小指数値)	e=255(最大指数値)	e=0(最小指数値)																																				
(0)	(0)	(0)																																				
0 以外	0	0																																				
$(-1)^s * 2^{-126} * (0.f)$	$(-1)^s * \infty$	$(-1)^s * 0$																																				
正規化数	非数値																																					
s	s	無意味																																				
e	e	e=255(最大指数値)																																				
L	L	(0)																																				
f	f	0 以外																																				
指数範囲	割出し型	f=0XXX...XXX																																				
仮数範囲	非割出し型	f=1XXX...XXX																																				
表現式																																						
$(-1)^s * 2^{e-127} * (1.f)$																																						



## Chapter 5

# 記憶

5.1 論理メモリ空間

5.2 DDR アドレス変換機構 (DDR-SAT)

5.3 DSM アドレス変換機構 (DSM-SAT)

5.4 CSM アドレス変換機構 (CSM-SAT)

5.5 キャッシュ



# Chapter 6

## 制御

### 6.1 CPUの動作状態

### 6.2 制御レジスタの割り付け

各コアの制御レジスタは，物理メモリ空間および論理メモリ空間に共通のアドレスに配置される．制御レジスタの実体はコア毎に独立であり，他コアの制御レジスタを直接参照することはできない．

### 6.3 リセット

アドレス (下位)	制御レジスタ名	保護	値の意味
0000	CCT.CORMSK	非特	実コア番号制御マスク (64bit) 0:制御対象外, 1:制御対象
0008	CCT.RQTYPE	非特	0:起動要求 1:停止要求
0010	CCT.SPINIT	非特	%sp初期値 (DSM内相対共通アドレス)
0018	CCT.SPLIMIT	非特	%sp下限値 (DSM内相対共通アドレス)
0020	CCT.PSTART	非特	PC初期値 (DDR3内共通開始アドレス)
0028	CCT.TRIGAD	非特	sleep解除トリガ (自DSM内相対アドレス)
0030	CCT.TRIMSK	非特	sleep解除トリガ (マスク値)
0038	CCT.TRIGDT	非特	sleep解除トリガ (期待値または任意値)
0100	DTU.CONTRL	非特	0:転送開始 1:停止指示
0108	DTU.BLKTOP	非特	DSM内相対制御ブロック先頭アドレス
0110	DTU.CBLKAD	非特	処理中制御ブロックアドレス (表示)
0118	DTU.CBLKST	非特	処理中制御ブロック状況 (表示)
0200	BAR.CORSPC	非特	バリア空間 0:space#0, 1:space#1
0208	BAR.CORMSK	非特	実コア番号バリアマスク (64bit) 0:同期対象外, 1:同期対象
0210	BAR.CONTRL	非特	同期要求放送 0:0同期要求 1:1同期要求
0218	BAR.STATUS	非特	同期状態表示 00:非同期状態 01:未定義 10:0同期状態 11:1同期状態
0300	PEV.CORMAP	特権	0:コア番号変換無効, 1:コア番号変換有効
0308	PEV.DDRSAT .DDRPID	特権	0:DDR-SAT無効, 1:DDR-SAT有効 DDR-SAT連想検索に使用するプロセスID
0310	PEV.DSMSAT .DSMSPC .DSMPSZ	特権	0:DSM-SAT無効, 1:DSM-SAT有効 DSM-SATに使用するDSM-SAT制御レジスタ群番号 0:space#0, 1:space#1 DSM-SATのページサイズ 0:4KB, 1:16KB, 2:64KB, 3:256KB, 4:1MB
0318	PEV.CSMSAT .CSMSPC .CSMPSZ	特権	0:CSM-SAT無効, 1:CSM-SAT有効 CSM-SATに使用するCSM-SAT制御レジスタ群番号 0:space#0, 1:space#1 CSM-SATのページサイズ 0:4KB, 1:16KB, 2:64KB, 3:256KB, 4:1MB
1000 : 1FF0	PEV.TCAM00 : PEV.TCAMFF	特権	V,WP,C,PID,論理ADDR,TC,物理DDR-ADDR,MASK
2000 : 21F8	PEV.CORGRP00 : PEV.CORGRP63	特権	実コア番号に対応させる物理コア番号 0-63:実コア有効 255:実コア無効

図 6.1: 制御レジスタ一覧



## Chapter 7

### 割り込み



# Chapter 8

## 一般命令

### 8.1 FRV 命令形式

FRV 命令形式のうち、LAPP64において使用する命令を列挙する。

### 8.2 SPARC 命令形式

SPARC-V9 命令形式のうち、LAPP64において使用する命令を列挙する。

#### 8.2.1 命令グループ0

illtrap, bpcc, bicc, bpr, sethi, fbp, bfcc

#### 8.2.2 命令グループ1

call

#### 8.2.3 命令グループ2

add, and, or, xor, sub, andn, orn, xnor, adde, mulx, umul, smul, subc, udivx, udiv, sdiv, addec, andec, orcc, xorcc, subcc, andncc, ornc, xnorcc, addecc, umulcc, smulcc, subccc, udivcc, sdivcc, sll, srl, sra, rdy, movcc, sdivx, popc, movr, wry, float, fcmp, vis, jmpl, return, ticc, flush, save, restore

#### 8.2.4 命令グループ3

lduw, ldub, ldub, ldd, stw, stb, sth, std, ldsw, ldsb, ldsh, ldx, ldstub, stx, lduwa, ldf, lddf, stf, stdf, cas, casx

#### 8.2.5 その他の命令

fmadd, fmmadd, fmsub, fmmsub



表 8.2: メディア命令

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	備考			
fmedia																																				
MNOPO																																				
MSLL Mi,imm->Mk																																			UL16bitシフト	
MSRL Mi,imm->Mk																																			UL16bitシフト	
MSRA Mi,imm->Mk																																		UL16bitシフト		
MBZB Mi->Mk																																				
MH2B Mi->Mk																																				
MSML Mi->MkL																																			UL6+L16->L16	
MSMH Mi->MkH																																			UL6+L16->UL16	
MH2BD Mi,Mj->Mk																																				
MSAD Mi,Mj->Mk																																			SAD(8/8/8)->L16	
MADSH Mi,Mj->Mk																																			UL16bit符号付加算	
MSBSH Mi,Mj->Mk																																			UL16bit符号無減算	
MADUH Mi,Mj->Mk																																			UL16bit符号付加算	
MSBUH Mi,Mj->Mk																																			UL16bit符号無減算	
MMLH Mi,Mj->Mk																																				UL8bit*9bit->UL16bit
MOR Mi,Mj->Mk																																				
MAND Mi,Mj->Mk																																				
MXOR Mi,Mj->Mk																																				
MNZ Mi,Mj->Mk																																				Bitwise Count Non0
MCAS Mi,Mj->Mk																																				Compare and Set
MMIN2 Mi,Mj->Mk																																				Bitwise Select MIN
MMAX2 Mi,Mj->Mk																																				Bitwise Select MAX
MMH Mi,Mj,Mk->Mk																																				MUL+ADD
MMIN3 Mi,Mj,Mk->Mk																																				Bitwise Select MIN
MMID3 Mi,Mj,Mk->Mk																																				Bitwise Select MID
MMAX3 Mi,Mj,Mk->Mk																																				Bitwise Select MAX

表 8.3: 浮動小数点命令

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	備考					
fmedia		Mk				opcd				Mi				sop				Mj/imm																				
		FNOP				1	1	1	1	0	0	0	1									0	0	0	0	0	0											
		FMOV Mj->Mk				1	1	1	1	0	0	0	1									0	0	0	0	0	1	0										
		FNEG Mj->Mk				1	1	1	1	0	0	0	1									0	0	0	0	0	1	1										
		FABS Mj->Mk				1	1	1	1	0	0	0	1									0	0	0	0	1	0	0										
		FADD Mi,Mj->Mk				1	1	1	1	0	0	0	1									0	0	0	1	1	0											
		FSUB Mi,Mj->Mk				1	1	1	1	0	0	0	1									0	0	0	1	1	1											
		FMUL Mi,Mj->Mk				1	1	1	1	0	0	0	1									0	0	1	0	0	0											
		FDIV Mi,Mj->Mk				1	1	1	1	0	0	0	1									0	0	1	0	0	1											
		FNOP				1	1	1	1	0	0	0	1									0	0	1	1	0	1											
fcst		Mk				opcd				Mi				cond (icco固定)		ope		Mj				★非互換(元はCFDIV)																
	CFMOV !cond?Mi:Mj->Mk				1	1	0	1	1	1	0											0	1															

表 8.4: 複合命令

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	備考					
複合		Mk				opcd				Mi				sop				Mj/imm																				
		FMADD																																				
		FMSUB																																				
		FNMADD																																				
		FNMSUB																																				



## Chapter 9

# 制御命令



## Chapter 10

# プログラムの実行

### 10.1 命令の実行（非アレイ動作）

命令列を通常の方法により実行する動作状態を非アレイ動作と呼び、後述するアレイ動作およびベクトル動作とは区別する。非アレイ動作において LAPP は、前述した一般命令、メディア命令、浮動小数点命令等の全てを実行することができる。

### 10.2 命令の実行（アレイ動作）

本書の冒頭に述べたように、LAPP の目的は、既存命令を用いてベクトル演算の多重度を超える高い並列度を達成することである。このために、VLIW に合わせた演算器構成を 1 次元方向に拡張した演算器ネットワークを稼働させて並列処理を行う。アレイ動作とは、拡張部分が動作している状態の総称であり、DCPL 命令の検出を契機とする、L1 キャッシュの way0 に対する FLUSH (DSM 領域では NOP)、way0 を含む各 way に対する PREFETCH、演算器ネットワーク設定のための命令デコード、L1 キャッシュの連続読み出し動作と演算結果の格納、非アレイ動作への復帰の各フェーズからなる。本節では各フェーズの動作について詳細に説明する。

なお、VLIW が規定されていない SPARC アーキテクチャの場合、アレイ動作が期待される命令区間については、LD 命令が VLIW を形成する先頭命令と解釈する。LD 命令を使用しない VLIW を記述可能とするために、NOP を表現可能な LD 命令が別途定義される。1 つの VLIW 命令にはモデルに依存して最大 8 命令を指定することができる。ただし、命令グループ毎の上限および配置可能な VLIW 中の位置は以下の通りであり、複数グループに属する命令を混在させる場合には、以下の優先順位により先頭から記述しなければならない。また、メディア+メディア、または、浮動小数点演算+メディアの組において、第 1 命令では 3 個までの任意のソースレジスタを指定できるものの、第 2 命令は第 1 命令において指定済みのソースレジスタしか指定できない制限がある。

**L/S グループから 1 命令 VLIW の先頭位置（第 0 命令位置）にのみ配置可能**

ロード/ストア, SWI, DCPL, ICPL

**整数グループから 3 命令 VLIW の第 0 命令位置から第 3 命令位置に配置可能**

整数加減乗算, 論理演算, シフト演算, 比較演算, 選択演算, MOV/SET 演算

**メディアグループから 2 組 VLIW の第 0 命令位置から第 7 命令位置に配置可能**

各組はメディア+メディア, または, 浮動小数点演算+メディアから構成

**分岐グループから 1 命令 VLIW の第 0 命令位置から第 7 命令位置に配置可能**

条件分岐命令, 無条件分岐命令, CALL 命令, JMP 命令

ところで、VLIW では一般に、同一 VLIW 命令に属する全命令が一斉にソースレジスタの内容を取り出し、結果を一斉に書き込むことを前提に、同一 VLIW 命令内の異なる命令において同一レジスタに対する読み書きを指定することが可能である。しかし、LAPP64 では、そもそも非アレイ動作が VLIW 実行をサポートしている場合を除き、前述した VLIW 解釈に基づいて同一 VLIW に属すると見なされる各命令を

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
第0命令	0/1	DCPL		#sc,R0,Rp,#lk		lk		0		0		0		0		1		1		R0						Rp						
第1命令	0/1	ADDI		R1,#s12,dist1		dist1		0		0		1		0		0		0		R1						#s12						
	0/1	SUBI		R1,#s12,dist1		dist1		0		0		1		0		1		0		0		R1						#s12				
第2命令	0/1	ADDI		R2,#s12,dist2		dist2		0		0		1		0		0		0		R2						#s12						
	0/1	SUBI		R2,#s12,dist2		dist2		0		0		1		0		1		0		0		R2						#s12				
第3命令	1	ADDI		R3,#s12,dist3		dist3		0		0		1		0		0		0		R3						#s12						
	1	SUBI		R3,#s12,dist3		dist3		0		0		1		0		1		0		0		R3						#s12				

#sc	0	: FLUSH/PREFETCH対象はway0-3 (当該命令実行時, way4-7/8-11/12-15から以降のL0に対する伝搬は解除される)
	1	: FLUSH/PREFETCH対象はway4-7 (当該命令実行時, way8-11/12-15から以降のL0に対する伝搬は解除される)
	2	: FLUSH/PREFETCH対象はway8-11 (当該命令実行時, way12-15から以降のL0に対する伝搬は解除される)
	3	: FLUSH/PREFETCH対象はway12-15
#lk	0	: FLUSH/PREFETCH動作のみ (非アレイ動作を継続)
	1	: FLUSH/PREFETCH動作に続きアレイ動作を開始
R0		: 先頭アドレス (addr0)
Rp bit29(r_and_w)	0	: way0はFLUSH
	1	: way0はFLUSH後PREFETCH
bit28(dir)	0	: way0のFLUSH/PREFETCH方向は先頭から正方向
	1	: way0のFLUSH/PREFETCH方向は先頭から負方向
bit27-24(drp0)		: 要素間ワード距離 (2^drp0 ... 1~2^15)
bit23-12(pnum)		: way0入出力ワード数 (320→4096画像拡大時の4096に対応, なおpnum=rnumの場合, pnumは2-nlに限定)
bit11-0(rnum)		: way1-3/5-7/9-11/13-15入力ワード数 (320→4096画像拡大時の320に対応)
ADDI		: way1-3/5-7/9-11/13-15のFLUSH/PREFETCH方向は先頭から正方向
SUBI		: way1-3/5-7/9-11/13-15のFLUSH/PREFETCH方向は先頭から負方向
R1+#s12		: 先頭アドレス (addr1)
dist1 bit30		: bit29-25が非0の場合, bit30は必ず1
bit29-25(drp1)		: 要素間ワード距離 (2^drp1 ... 1~2^15)
R2+#s12		: 先頭アドレス (addr2)
dist2 bit30		: bit29-25が非0の場合, bit30は必ず1
bit29-25(drp2)		: 要素間ワード距離 (2^drp2 ... 1~2^15)
R3+#s12		: 先頭アドレス (addr3)
dist3 bit30		: bit29-25が非0の場合, bit30は必ず1
bit29-25(drp3)		: 要素間ワード距離 (2^drp3 ... 1~2^15)

#lk, pnum, rnumの組み合わせによる動作			
0	0	-	非アレイ動作復帰 way1-3/5-7/9-11に対するPREFETCHのみ
0	1	0	非アレイ動作復帰 way0は1ワードのみFLUSH(r_and_w=1の場合は引続きPREFETCH)
0	>1	0	非アレイ動作復帰 way0はpnumワード分FLUSH(r_and_w=1の場合は引続きPREFETCH)
0	1	>0	非アレイ動作復帰 way0は1ワードのみFLUSH(r_and_w=1の場合は引続きPREFETCH), way1-3/5-7/9-11はrnumワード分PREFETCH
0	>1	>0	非アレイ動作復帰 way0はpnumワード分FLUSH(r_and_w=1の場合は引続きPREFETCH), way1-3/5-7/9-11はrnumワード分PREFETCH
1	0	-	subc#=0の場合は無効 ... #lk=0と見なす
1	1	0	subc#=0の場合は無効 ... #lk=0と見なす
1	>1	0	当該subc#からpnum回の転送動作 way0はpnumワード分FLUSH(r_and_w=1の場合は引続きPREFETCH)
1	1	>0	当該subc#からrnum回の転送動作 way0は1ワードのみFLUSH(r_and_w=1の場合は引続きPREFETCH), way1-3/5-7/9-11はrnumワード分PREFETCH
1	>1	>0	当該subc#からpnum回の転送動作 way0はpnumワード分FLUSH(r_and_w=1の場合は引続きPREFETCH), way1-3/5-7/9-11はrnumワード分PREFETCH

subc#の記述順と動作

例1) 初段からway0-3を伝搬, 途中からway5-7/9-11を各々伝搬させる場合  
DCPL #lk=0 subc#=0 way0-3 FLUSH/PREFETCH指示  
DCPL #lk=0 subc#=1 way5-7 PREFETCH指示  
DCPL #lk=1 subc#=2 way9-11 PREFETCH指示

例2) 初段から最終段までway0-3を伝搬させ, 途中段でway5-7/9-11をランダムアクセスする場合  
DCPL #lk=0 subc#=2 way9-11 PREFETCH指示  
DCPL #lk=0 subc#=1 way5-7 PREFETCH指示  
DCPL #lk=1 subc#=0 way0-3 FLUSH/PREFETCH指示

図 10.1: DCPL 命令

記述順に1命令ずつ実行しても同一の結果が得られるよう、レジスタの依存関係を考慮して記述しなければならない (SPARC アーキテクチャの場合が該当する)。この制限により、VLIW 解釈およびアレイ動作を前提に記述された命令列をハードウェア資源の不足やデバッグを理由に逐次実行の非アレイ動作により実行した場合でも同じ演算結果を得ることができる<sup>1</sup>。

### 10.2.1 DCPL 命令の検出

LAPP は、DCPL 命令を含む VLIW 命令の検出を契機として、非アレイ動作からアレイ動作へ遷移する。DCPL 命令を含む VLIW 命令内において、DCPL 命令と同時に指定可能な一般命令は ADD または SUB に制限されており、VLIW 全体としてアレイ動作を指示する。図 10.1 に DCPL 命令を含む VLIW 命令の詳細を示す。なお、DCPL 命令を NOP と見なし非アレイ動作を継続しても正しい結果が得られる。

第0命令位置の DCPL 命令には #subc, #lk, R0, Rp の4つのオペランドがある。subc# に 0 を指定し

<sup>1</sup>元々VLIWである命令列をアレイ実行するのに対し、VLIWでない命令列をまずVLIW解釈した後アレイ実行する方法は、逐次実行時の効率が低下する。例えば (LD[A] ⇒ X, A=A+4); (LD[B] ⇒ Y, B=B+4); (LD[C] ⇒ Z, C=C+4, P=X\*J); という命令列 (VLIW × 3) は、先頭から1命令ずつ逐次実行しても演算結果と命令数は同じであるが、(LD[A] ⇒ X); (LD-nop); (LD-nop, P=X\*J); という命令列 (VLIW × 3) は、VLIW解釈の先頭を指示するために LD-nop 命令を追加しており、逐次実行の際に2命令の無駄が生じる。LD-nop を省略した場合、逐次実行時の演算結果は同じであるが、VLIW解釈では X\*J に使用される X の値が LD[A] 以前の値となるため演算結果が不正となる。

た場合、第0命令は way0、第1命令から第3命令は way1-3 のいずれかに対応する PREFETCH 情報として使用される。具体的には、各命令は way1-3 に直接対応せず、既に way1-3 のいずれかに PREFETCH 済みの場合、当該命令は無視され、PREFETCHが必要な場合、way1-3のうち最も古く PREFETCH を行った way が格納先として選択される。subc# に 1, 2, 3 を指定した場合、第1命令から第3命令はモデル依存の段（標準では先頭を第1段とした場合の第10段/第19段/第28段）に属する way5-7, 9-11, 13-15 のいずれかに対応する PREFETCH 情報として使用される。具体的には、各命令は way5-7, 9-11, 13-15 に直接対応せず、既に way5-7, 9-11, 13-15 のいずれかに PREFETCH 済みの場合、当該命令は無視され、PREFETCHが必要な場合、way5-7, 9-11, 13-15のうち最も古く PREFETCH を行った way が格納先として選択される。#lk に 0 が指定されている場合、FLUSH/PREFETCH 動作のみを行い、次命令から直ちに非アレイ動作に復帰する。#lk に 1 が指定されている場合、FLUSH/PREFETCH 動作の完了時に演算器ネットワークを利用した演算動作へ遷移する。R0 には、way0 に対する FLUSH/PREFETCH の先頭アドレス (addr0) を保持するレジスタ番号を指定し、Rp には、FLUSH/PREFETCH 動作の詳細を保持するレジスタ番号を指定する。Rp の内容は5つのフィールド (r\_and\_w, dir, drp0, pnum, rnum) から構成されている。r\_and\_w に 0 を指定した場合、addr0 から pnum により指定されたワード数の範囲（方向は dir により指定）に対応する way0 の内容が FLUSH される (DSM 領域では NOP)。r\_and\_w に 1 を指定した場合、FLUSH 動作に続き addr0 から pnum により指定されたワード数が way0 に PREFETCH される。drp0 は way0 において FLUSH/PREFETCH の対象となる要素間ワード距離 ( $2^{drp0}$ ) である。rnum は、way1-3, 5-7, 9-11, 13-15 に対する PREFETCH ワード数である。

第1命令から第3命令の ADD/SUB 命令には各々 R, #s12, dist の3つのオペランドがあり、R + #s12 により PREFETCH 先頭アドレス (addr1-3) を指定する。同様に dist により要素間ワード距離を指定する。ADD/SUB 命令の違いは PREFETCH 方向 (way0 における dir と同じ) であり、SUB 命令の場合でも先頭アドレスは R + #s12 により計算される。

モデルによっては、各9段を有するコアを複数連結した36段構成が可能である。この場合、各コアに属する L1 キャッシュ (way0 および way1, 2, 3 からなる構成) が連結され、各コアの way0 に対応する領域を way0, 4, 8, 12 とする合計 16way の L1 キャッシュとなる。前述の #subc に 1, 2, 3 を指定した場合、第0命令位置の DCPL 命令は、way4, 8, 12 に対する FLUSH/PREFETCH 指示と解釈される。

### 10.2.2 L1 キャッシュの追い出しおよびプリフェッチ

前述のように、DCPL 命令を含む VLIW 命令により、L1 キャッシュの各 way に対する FLUSH/PREFETCH 動作を指定することができる。ただし、way 毎に、最後に行った FLUSH/PREFETCH 動作に関する先頭アドレスおよびワード数の情報が記録されており、ライン毎の TAG 情報と合わせて、必要最小限の FLUSH/PREFETCH 動作が行われる。具体的には、(1) way0 の PREFETCH 済範囲においてキャッシュミスが発生してラインが置き換わらない限り、次の同一アドレス範囲に対する PREFETCH 全体を省略し、(2) way1-3 の PREFETCH 済範囲に対し way0 へのストアが発生しない限り、次の同一アドレス範囲に対する way1-3 への PREFETCH 全体を省略する。PREFETCH 全体を省略できない場合であっても、個々のライン毎の TAG 情報と比較して、PREFETCH が不要なラインに対しては省略して高速化する。また、モデルに依存して、互いに異なる subc# を指定した DCPL 命令は、FLUSH/PREFETCH の同時実行により高速化される。

### 10.2.3 演算器ネットワーク設定のための命令デコード

VLIW に合わせた演算器構成を1次元方向に拡張した演算器ネットワークは、DCPL 命令を含む VLIW 命令の次の命令（ループイタレーションの先頭 VLIW 命令）から、最初に検出した無条件後方分岐命令（最終 VLIW 命令）までの各命令をデコードして得られるレジスタ依存関係を元に設定される。すなわち、先頭 VLIW 命令から順に演算情報が取り出されて各段の演算器が設定されると同時に、新たにデコードされた VLIW 命令の演算情報が対応段の演算器に設定される際には、先行命令の写像結果を参考に必要とするレジスタ値が対応段に伝搬されるよう、対応段に至るまでの演算器ネットワークが動的に構築される。なお、演算器ネットワークが正しく設定されるためには、ループイタレーションに含まれる命令が少なくとも

【ケース1】	【ケース2】	【ケース3】	【ケース4】
ST スピル1->stbf0	ST スピル1->stbf0	ST スピル1->stbf0	ST 定数1->stbf0
LD スピル1 (0)	ST スピル2->stbf1	ST スピル2->stbf1	LD 定数1 (0)
ST スピル2->stbf0	ST スピル3->stbf2	ST スピル3->stbf2	LD 定数1 (0)
LD スピル2 (0)	LD スピル1 (0)	LD スピル3 (2)	LD 定数1 (0)
ST スピル3->stbf0	LD スピル2 (1)	LD スピル2 (1)	LD 定数1 (0)
LD スピル3 (0)	LD スピル3 (2)	LD スピル1 (0)	LD 定数1 (0)
⋮	⋮	⋮	⋮
ST 最終結果->stbf0	ST 最終結果->stbf2	ST 最終結果->stbf0	ST 最終結果->stbf0
有効stbf=0	有効stbf=0,1,2	有効stbf=0	有効stbf=0

図 10.2: ストア先候補レーン番号の挙動

以下の条件を満たしていなければならない。詳細については Chapter 11 を参照のこと。

- 無条件後方分岐または条件付き前方分岐（ループ脱出用のみ）以外の分岐命令，SWI，DCPL，ICPL を含まないこと
- LD-USE 間は 1VLIW 命令以上の間隔をあけること
- $a = a + b$  のような自己更新型を除きイタレーション間にデータ依存関係がないこと
- 自己更新命令は第 1 ソースとディスティネーションレジスタ番号が同一であること
- 先行 LD/ST 命令のベースレジスタを更新する後続（同一 VLIW 内を含む）自己更新命令は ADDI/SUBI 命令であること
- レジスタ値の伝搬に必要なレジスタ数が演算器ネットワークに装備されるレジスタ数を超えないこと
- VLIW 命令数が演算器ネットワークの段数を超えないこと

新たにデコードされた VLIW 命令の演算情報が初段から対応段まで順に転送される際、各段における演算器ネットワーク設定が順次更新される。具体的には、以下の手順に従う。

- 新たにデコードされた命令のディスティネーションレジスタは、後続命令が使用する同一ソースレジスタの起点となるため、当該命令が各段を通過する際、当該ディスティネーションレジスタは各段において伝搬不要レジスタとして記録される。
- 当該命令が各段を通過する際、伝搬不要レジスタとして記録されていないソースレジスタのうち、直前段の演算器出力から直接供給できないものについて、実体が空き演算器入力レジスタに割り付けられる。
- 同様に、当該命令の演算情報が対応段に設定される際、伝搬不要レジスタとして記録されていないソースレジスタは、実体が対応演算器の入力レジスタに割り付けられる。

## 10.2.4 L1 キャッシュの連続読み出し動作と演算結果の格納

前述した「L1 キャッシュの追い出しおよびプリフェッチ」と「演算器ネットワーク設定のための命令デコード」は同時動作してよい。ただし一般的に、処理対象となるデータ数のほうが、イタレーション内命令数よりも多いため、通常は前者によって律速される。いずれにせよ両動作が完了した時点で、演算に必要なデータおよび dirty でない結果格納場所が L1 キャッシュに揃い、毎サイクル実行結果を出力するための演算器ネットワークの構築が完了する。

準備が完了次第、L1 キャッシュを構成する way0-3 のうち、DCPL 命令により PREFETCH 対象とされた way の各 PREFETCH 先頭アドレスから、毎サイクル 1 ワードが同時に読み出され、初段から順次、最終段に向かって伝搬していく。ただし、各段において保存される期間は各段が備える L0 キャッシュの容量によって決まるため、一定サイクル経過後に参照可能なアドレス範囲は制限されており、範囲外アドレスに対するロード命令は正しい内容を取得できない。一方、DCPL 命令により way4-7, 8-11, 12-15 に対する PREFETCH が指定されている場合、当該 way が接続されている段（標準では第 1 0 段/第 1 9 段/第 2 8 段）以降は、way0-3 の内容に代わり、way4-7, 8-11, 12-15 から読み出された内容が伝搬される。なお、way4-7, 8-11, 12-15 については、直接接続されたロードストアユニット（標準では第 1 0 段/第 1 9 段/第



28段)からのランダムロードアクセスが可能である。また、way0-3からの読み出し回数は、厳密には図10.1に示した演算動作回数の制約を受けず、次節に説明する非アレイ動作への復帰条件が満たされた時点で読み出しが停止する。

ストア命令が生成するストアデータは、各段が備えるストアバッファに格納され、毎サイクル次段へ伝搬される。各ストアバッファの容量は1ワードであり、前段のストアバッファとワードアドレスが同じストアデータはマージされる。また、ストア→ロード→ストアのように、最終的にL1キャッシュに書き込むデータを生成するストア命令以前に、一時的に主記憶アドレスを利用してレジスタ間転送を行うことも可能である。ただし、この場合、一時的なストアデータがキャッシュや主記憶へ書き込まれることはない。

前述のように、モデルによっては、各9段を有するコアを複数連結した36段構成が可能である。この場合、way0, 4, 8, 12が書き込み可能である。さらにストアバッファを4レーンに増加させることにより、最大4つの配列に対してストアする命令列を写像することができる。way0, 1, 2, 3には各々レーン番号0, 1, 2, 3が対応づけられる。また、初段からストア先候補レーン番号が順次伝搬される。ストア先候補レーン番号の初期値は0であり、各段のストア命令がストアデータを格納すべきストアバッファのレーン番号を表示している。ストア命令が写像されている場合、すでにストアバッファに同一アドレスが登録されている場合を除き、次段以降にはストア先候補レーン番号に1を加えた値が伝搬される。ただし、後続ロード命令のロードアドレスがストアバッファのいずれかに一致した場合、次段以降には、一致したレーン番号に戻される（スピリアウト/イン後、ストア先候補レーン番号が元に戻ることに対応する）。最終的にway0, 4, 8, 12に書き込まれるのは、ストア先候補レーン番号から1を減じたレーンまでである。図10.2に、ストア先候補レーン番号の挙動を示す。ケース1では、最終的にストア先候補レーン番号が1となり、レーン0の内容のみがway0に書き込まれる。ケース2では、最終的にストア先候補レーン番号が3となり、不要なレーン0および1の内容がway0, 4に書き込まれてしまうため、ケース3への変形が必要である。ケース4のように同一アドレスから複数回ロードしても問題は生じない。

アレイ動作中、way0, 4, 8, 12のうち複数wayが書き込み先として有効、かつ、ストア先アドレスが重複する場合の挙動は、ストア先アドレスによって異なる。DDR領域の場合、L1キャッシュへの書き込み時にはハードウェアによるキャッシュ内容の整合性維持は行われない。すなわち、モデルによっては、DCPL命令発行時にアドレス重複が検査される。アドレス重複が検査されないモデルの場合、L1キャッシュのMOESI状態は予測不能となるため、重複が発生しないようソフトウェアが保証しなければならない。一方、DSM領域に対してはストアスルーであるため、整合性は維持される（DSMへ書き込む際に、競合する相手方のL1キャッシュラインが無効化される）。

### 10.2.5 非アレイ動作への復帰

命令デコード時に、条件付き前方分岐命令はループ脱出命令と見なされ、脱出先アドレスが保存されている。当該前方分岐命令において分岐条件が成立した場合、当該段から最終段に向けて非アレイ動作への復帰指令が伝搬される。最終段においてこの指令を検出した場合、保存されていた脱出先アドレスから非アレイ動作が再開される。なお、複数の条件付き前方分岐命令が存在してよいが、脱出先アドレスは同一でなければならない。同一でない場合、最後にデコードした分岐命令の脱出先アドレスのみが使用される。

## 10.3 命令の実行（ベクトル動作）

LAPP64では、ベクトル命令は明示的には規定されない。ただし、ベクトル動作の説明のために、以下のベクトル操作を用いる。ベクトル操作はSPARC-V9命令形式のうち命令グループ3の空き空間を使用し、連続して配置される前置命令(32ビット)と後置命令(32ビット)を組み合わせた64ビットで定義される。なお、以下に定義されるベクトル操作は、VPP5000ベクトル演算操作のサブセットに新規操作(16bit/8bit単位の整数演算等)を追加している。




図 10.3: ICPL 命令

## 10.4 複数 PE 連携機能

本節では、複数 PE を連携させる機能について説明する。ハードウェアによる PE 間キャッシュ一貫性保証機構はないものの、後述する PE 間専用キューは相互待ち合わせ機能を有する。

### 10.4.1 ICPL 命令

ICPL 命令は、複数 PE 連携のためのヒント情報である。ICPL 命令を含む VLIW 命令内において、ICPL 命令と同時に指定可能な一般命令は BNO に制限されており、VLIW 全体として複数 PE 連携を指示する。図 10.3 に ICPL 命令を含む VLIW 命令の詳細を示す。なお、ICPL 命令を NOP と見なし単独 PE により継続実行しても正しい結果が得られる。

### 10.4.2 複数 PE による並列実行

複数 PE により並列実行したい命令範囲の開始点を ICPL(#lk=1)、終了点を ICPL(#lk=0) により挟み、さらに前者において PE 間でデータを待ち合わせるアドレス範囲を指定することにより、L2 キャッシュを経由しない相互待ち合わせと並列実行が可能である。図 10.3 の下段に示すように、並列実行開始点では形式 (A) の ICPL 命令、境界点では形式 (B) の ICPL 命令を指定し、並列実行対象命令区間の最終ブロックは、形式 (C) および (D) の ICPL 命令により挟む。この場合、最初の (A) が PE0 により実行され、引き続きブロックが PE0 により実行されると同時に、最初の (A) に指定された target(2 番目の A) が PE0 から PE1 に送信される。同様に、2 番目の (A) が PE1 により実行され、引き続きブロックが PE1 により実行されると同時に、2 番目の (A) に指定された target(3 番目の A) が PE1 から PE2 に送信される。さらに、3 番目の (A) が PE2 により実行され、引き続きブロックが PE2 により実行されると同時に、3 番目の (A) に指定された target(C) が PE2 から PE3 に送信される。以上の結果、PE0-3 により各担当ブロックが並列実行される。なお、各 PE が (A) に到達しても、次に起動可能な空き PE が存在しない場合は、PE を起動せず、引き続きブロックを自身が実行するのみである。

各担当ブロックの実行が終了し (B) または (D) に到達した時点で、PE1-3 は待機状態となる。一方、PE0 が (B) に到達すると、次のブロックを実行した PE が存在するかどうかを検査し、存在する場合は (B) に指定された target(次の B) へ分岐することを繰り返す。一方、存在しない場合は PE0 を起点として起動した全 PE が待機状態となるまで待機し、その後、次命令の実行を開始する。このように理想的に実行できるアプリケーションプログラム例は、図 2.10 に示した通りである。

CCT.CORMSK	非特	実コア番号制御マスク (64bit) 0:制御対象外, 1:制御対象
CCT.RQTYPE	非特	0:起動要求 1:停止要求
CCT.SPINIT	非特	%sp初期値 (DSM内相対共通アドレス)
CCT.SPLIMIT	非特	%sp下限値 (DSM内相対共通アドレス)
CCT.PSTART	非特	PC初期値 (DDR3内共通開始アドレス)

図 10.4: 並列実行制御情報

CCT.TRIGAD	非特	sleep解除トリガ (自DSM内相対アドレス)
CCT.TRIMSK	非特	sleep解除トリガ (マスク値)
CCT.TRIGDT	非特	sleep解除トリガ (期待値または任意値)

図 10.5: 監視条件制御情報

### 10.4.3 L2 キャッシュを経由しない相互待ち合わせ

LAPP は、複数 PE による並列実行機能に加えて、PE 間のデータ待ち合わせ機能を有する。形式 (A) の ICPL 命令において指定された連携領域の先頭アドレスおよび長さは、各 PE の外部メモリインタフェースに接続された共通外部メモリ制御部に記録される。共通外部メモリ制御部は、さらに L1 キャッシュの 1-way 相当の容量を有する PE 間専用キューを備えており、連携領域に含まれるデータは外部キャッシュではなく PE 間専用キューを経由して PE 間で直接送受される。後続ブロックを実行中の PE (後続 PE と呼ぶ) が PREFETCH に伴う L1 キャッシュミスを検出した場合、Chapter18.4 において説明した外部メモリインタフェースに参照要求がキューイングされる。この時、共通外部メモリ制御部は、要求されたアドレスが連携領域に含まれるか否かを検査し、含まれる場合、先行ブロックを実行中の PE (先行 PE と呼ぶ) が連携領域に対応するアドレスの有効データを外部メモリインタフェースに FLUSH するまで、後続 PE に対する応答を保留する。要求されたアドレスが連携領域に含まれない場合、共通外部メモリ制御部は、外部キャッシュを参照し、後続 PE に対して応答を返す。このような機構を積極的に利用することにより、PE 数が増加した場合でも、共通外部メモリ制御部と外部キャッシュ間のバンド幅が不足することなく、リニアな性能向上が期待できる。

## 10.5 明示的並列プログラムの実行

ユーザプログラムは、複数コアによる並列実行を行う場合においても 1 つの実行形式ファイルとして構成される。OS 機能に含まれるローダは、ファイル格納装置に存在する実行形式ファイル中のヘッダ情報に基づき、ユーザプロセス起動のために必要なアドレス変換機構の初期化を行い、DDR 上にテキスト領域およびデータ領域を配置する。次に、OS が使用を許可した実コアの中から選択された 1 つのコア (通常は実コア番号 0) が、ヘッダ情報中の実行開始アドレスよりプログラムの実行を開始する<sup>2</sup>。

プログラム実行開始後に、あるコアが複数コアによる並列実行を開始する際には、図 10.4 に示す並列実行制御情報 (実コア番号制御マスク、各コアのスタックポインタ初期値、下限値、実行開始アドレス) をハードウェアに対して発行する。本発行により、ハードウェアは、当該各コアに対して並列実行制御情報を通知する。各コアは、各制御情報に従いスタックフレームを初期化し、指定された実行開始アドレスより命令の実行を開始する<sup>3</sup>。その後、一般的には、並列実行に必要なデータを同一論理メモリ空間内におい

<sup>2</sup>明示的並列プログラムのプログラムヘッダには、使用する実コア数 (実コア番号上限+1)、使用する DDR/DSM/CSM 量、プログラムの特性に合わせた物理 DDR から DDR 空間への望ましい写像に関するヒント情報、同様に物理 CSM から実 CSM 予約空間への望ましい写像に関するヒント情報、および、プログラム実行開始アドレスが含まれるはずである。

<sup>3</sup>コア数に関わらず CCT.SPINIT および CCT.SPLIMIT が 1 組で済むのは、DSM 内相対アドレスに限定することにより、物理的に分散することが保証されるからである。また、CCT.PSTART が 1 組で済むのは、DDR3 上に配置された同一命令列を用いるこ

て転送開始した後（高速化のためには先行する演算とオーバラップさせることが望ましい）、図 10.5 に示す監視条件制御情報（監視アドレス、マスク値および期待値）をハードウェアに対して発行し、データ転送の終結まで sleep する。sleep 命令発行時に監視条件がすでに充足している場合は、sleep することなく次命令以降の実行を開始する。また、sleep からの復帰は、ハードウェアによる自 DSM への書き込みの検出、値のマスクおよび比較、割り込みの通知、OS による判断、ユーザプログラムのコンテキスト再開という手順により行われる。すなわち、OS は、sleep 命令の実行を契機として、当該コアをコンテキストスイッチさせ、別のプロセスを実行することが可能である<sup>4</sup>。ただし、当初の sleep から復帰するまで、監視条件制御情報の内容を変更してはならず、別のプロセスを実行可能とはいえ、新たに並列実行制御情報や監視条件制御情報の設定を必要とするプロセスに切り替えることはできない。このような切り替えは OS がプロセス種別を認識することにより回避しなければならない。すなわち、切り替え先のプロセスは、アドレス変換が多重化されている DDR、DSM、CSM（およびモデルによってはこれらの空間を参照する DTU）を使用してよいが、複数コアによる並列実行および終結監視機能を使用してはならない。

あるコアが、複数コアによる並列実行の終了を待ち合わせる際には、前述の監視条件制御情報（監視アドレス、マスク値および期待値）をハードウェアに対して発行し、他コアがストア命令により実行完了を通知するまで sleep する。CCT.TRIGAD には、自コアの DSM 内相対アドレスのみを指定可能であり、範囲外の値を設定した場合の動作は保証されない。なお、CCT.TRIGAD は 8 バイト境界から始まる 8 バイト領域に対応しており、同じく 8 バイトの CCT.TRIMSK と組み合わせることにより、最大 8 個のコアからの各 1 バイトストアを同一 8 バイト領域内の異なる 1 バイトに対応付け、一度に 8 コアの実行完了を待ち合わせることができる。すなわち、本機構により 64 コアの実行完了を待ち合わせる場合には、監視条件制御情報の設定および sleep を 8 回繰り返せば良い。なお、sleep から復帰直後、同一 8 バイトの一部が未完了であるために再度 8 バイト全体を監視対象とする場合を除き、監視対象から外れる CCT.TRIGAD の領域に対しては、次に監視対象として設定する期待値とは異なる値を書き込んでおく必要がある。

図 10.6 にプログラムの実行例を示す。起動直後、DDR 上に配列 X、A、B、C の領域が確保され、内容が初期化される。次に並列実行制御情報の発行により、4 つのコアが起動起動状態となり、各コアが DDR から各 DSM に対するデータ転送（A と C は一部、B は全部）を開始する。データ転送の間、各コアは各々監視条件を設定し sleep する。DTU から DSM への最後の書き込み完了を監視条件とすることにより、データ転送完了と同時に各コアの演算が開始される。各 DSM に生成された演算結果をさらに全コアで使用する場合には、個別に DSM 間転送を開始し、データ転送の間、他の 3 コアからのデータ転送を待ち合わせるための監視条件を設定し sleep する。最終的に、各 DSM に生成された途中結果（X）や最終結果（Y）を DSM から DDR に個別に転送開始し、データ転送の間、プログラムの実行を開始したコアにおいて監視条件を設定し sleep する。なお、並列実行が終了したコアは、新たに並列実行制御情報を受信するまでの間、sleep 状態を維持する。

とを前提とするためである。すなわち、CCT.PSTART に始まる並列処理用共通命令列は、自身のコア番号を使用して分担範囲を認識する構成でなければならない。

<sup>4</sup>OS を搭載しないシミュレータに対しては、当該コアのシミュレーションをスキップして高速化を図ることが期待される。






図 10.6: 明示的並列プログラムの実行





## Chapter 11

# プログラミングガイド

### 11.1 はじめに

アレイ実行を行うために対象ループに最低限必要な条件は以下のとおりである。

- アレイ化可能なのは最内ループのみ。
- イタレーション間で依存関係があってはいけない。ループ変数や最大値，最小値，総和演算には対応。
- if文は sel（選択命令）で記述可能なもののみ。
- ループ中で break は不可だが，ループ終了条件に含めることは可能（未検証）。ただし，プリフェッチ幅はループ開始時点で決定することに注意。
- continue は条件付き STORE で実装可能。

以降では，詳細について順に述べる。

### 11.2 入出力データの確認

次に，プログラム中の変数を以下の 4 種類に分類する。

- 定数
- 入力配列
- 出力配列（入出力配列を含む）
- 変数

定数と変数については基本的に既存プログラムと同様に扱うことができるため，ここでは入力および出力配列に注目する。以降ではアクセス単位をデータストリームと呼ぶ。データストリームは 1 次元配列に相当し，ベクトル型プロセッサにおけるベクトルレジスタに対応する。アレイ実行で扱えるデータには以下の制限がある。

- 1 つのデータストリームの範囲が 4KB まで
- 最大  $4B \times 1024$
- ストライドを使うと要素数は反比例で減少（アクセスしない領域も 4KB に含まれる）
- ストライド長は  $2^n$  のみ
- 出力は 4 データストリームのみ (WAY0,4,8,12)。WAY0,4,8,12 は入出力ストリームとすることも可能
- 入力は 12 ストリーム。アクセス可能な要素はイタレーション毎に順次指定された方向へ移動していく。例外として，特定の場所に配置されたロード命令からはランダムアクセスが可能。
- 以上よりアクセス可能なデータの最大は  $4KB \times (1+12) = 52KB$ 。出力は 4KB まで。これ以上はループ長を分割する必要がある。

あるイタレーションに注目すると，アクセス可能なデータは各ストリーム中の連続する 8 要素であり，このアクセス可能要素はイタレーションの実行に伴って順次指定された方向に移動する。また，同一のロー

ドストアユニットに接続されたストリーム群毎に1回のみ任意の要素にアクセスすることができる。ハードウェア構成との対応により、各WAYに格納されたデータにアクセス可能なロードストアユニットにはいくつかの制限がある。WAY0-3は初段に接続されているため、すべてのロードストアユニットからアクセスが可能であるが、WAY4-7/8-11/12-15はそれぞれ第10段、第19段、第28段に接続されているため、接続されている段以降のロードストアユニットからのみアクセスが可能である。この制約により、極端な例では10回以上アクセスする必要があるデータはWAY13-15に格納することはできない制限が発生する。実際には、より多くのデータにアクセスするために、WAY1-3は初段から第9段の9回、WAY5-7は第10段から第18段の9回アクセスが可能（以下同様）という構成で利用する事が多い。この場合、各WAYに均等にアクセスした場合、各3回ずつのアクセスが可能である。

## 11.3 プリフェッチのスケジューリング

### 11.3.1 2次元データ

画像処理のように2次元データを扱う場合には、1回のアレイ実行がX軸方向のループに対応する。このとき、WAY1, 2, 3をそれぞれY-1, Y, Y+1に対応付け、自動ローテーション機能を利用する事により、1回のアレイ実行が終了する度に新しいWAYを1つ分のみプリフェッチするだけでよい。このとき、最も古いWAYが自動的に追い出される。このように2次元データを扱う場合にはWAY0に出力データ、WAY1-3に入力データを対応させる事が望ましい。他のデータが必要なければ、全段ですべてのデータにアクセスする事が可能である。

### 11.3.2 3次元データ

また、3次元データの場合には、WAY1-3, 5-7, 9-11をそれぞれZ-1, Z, Z+1に対応付ける事により、1回のアレイ実行が終了する度に新しいWAYを3つ分プリフェッチすればよい。このように3次元データを扱う場合にはWAY0に出力データ、WAY1-3/5-7/9-11に入力データを対応させる事が望ましい。この場合、WAY1-3/5-7/9-11にアクセスできるのはそれぞれ9段であるので、 $3 \times 3 \times 3$ 要素にアクセスするためには、初段から27段目までもれなくロード命令を配置する事が必須となる。

### 11.3.3 複数の1次元データ

ベクトル演算のように、複数の1次元データから1つの1次元データを計算する場合には、入力データをWAY1-3/5-7/9-11/13-15に割り当てる。演算内容にも依存するが、一般的には演算の依存関係を考慮し、演算のクリティカルパスの上流にあるデータをWAY1-3に割り当てる事が望ましい。複数の1次元データを扱う場合には、入力データにおけるアレイ実行間の再利用性が無いことが多いため、WAYへの対応が性能に影響を与えることは少ない。

### 11.3.4 複数の2次元データ

差分法のシミュレーションのように複数の2次元データを扱う場合について考える。アレイ実行間の再利用性がある場合には、再利用性のあるデータは同じ段に接続されたWAYに割り当てる事が望ましい。例えば再利用性のあるデータが2つ(P, Vとする)あり、それぞれのデータが $2 \times 2$ 要素(すなわち $X[j][i]$ ,  $X[j][i-1]$ ,  $X[j-1][i]$ ,  $X[j-1][i-1]$ )にアクセスする場合には、WAY1, 2にPを、WAY5, 6にVを割り当てる事が望ましい。ここで、WAY3やway7には再利用性のないデータを割り当てることでWAYを有効に利用することができる。これにより、再利用性がハードウェアに正しく認識され、必要最低限のプリフェッチが行われるようになる。

## 11.4 アセンブリプログラミング

本節ではアレイ実行のためのアセンブラプログラムを記述する場合において注意すべき点について述べる。

**ループ** アレイ実行は最内ループを対象にするが、対象ループの終了条件は条件付きの前方分岐命令、ループの終端はループ先頭に戻る無条件後方分岐でなければならない。また、終了条件はループ中で1回のみ記述できる。

**定数** アレイ実行中の定数はあらかじめループ開始前にレジスタに保存されていることが望ましい。メモリからロードすることも原理的には可能であるが、事前にプリフェッチが必要となり、(貴重な資源である) WAY を消費してしまうとともに、ロード命令の配置場所に注意が必要である。

**変数** 変数は通常のレジスタと同様に扱うことができるが、アレイ実行終了後は利用したレジスタの値は不定となる。

**ロード** 前節で述べたとおり、ロード命令を正しく実行するには事前にプリフェッチが必要であり、プリフェッチの方法によってロード命令を配置できる場所に制限がある。

**ストア** スストア命令は1イタレーションあたり1ワードまで可能である。1ワードを超えるストアが発生した場合は最後の1ワードのみがメモリに書き込まれ、その他の値はどこにも書き込まれないが、同一イタレーションの後続のロード命令で読み込むことができる。

**ロードストアアドレス** ロードストアアドレスのベースレジスタの更新には `addi`, `subi` のみを用いることができるという制約があるため、基本的には `ldi`, `ldfi`, `sti`, `stfi` 命令を用いることが望ましい。`ld` 命令を使うことも可能であるがその利用には注意が必要である。

**演算** イタレーション間に依存関係がない限り基本的に自由に記述することができるが、アレイ長が有限であるためそれを超えることはできない。アレイ長を超えるループを記述した場合には強制的に通常実行で行われる。

`gcc` を用いる場合には、特にループ条件と、ロードストアアドレスの更新方法に不都合が発生することが多い。また、アレイ実行後のレジスタの値がアレイ実行を行った場合と行わなかった場合で異なるので、両方で正しく動作するコードを記述するには注意が必要である。この問題は一つの関数内で複数のアレイ実行を行う場合に発生しやすい。`gcc` は利用する直前に定数をロードすることも多いがこれは容易に対応できる。

## 11.5 命令スケジューラ

LAPP ではアレイ段数や伝搬レジスタといったこれまでのプロセッサとは異なる評価パラメータが存在する。また、1回のアレイ実行に含まれる命令数が実行時間に影響を与えないという特徴や、データの格納 WAY に対応して、対応するロード命令の配置可能な場所が限定されるという制約がある。したがって、アレイ実行対象のプログラムの命令スケジューリングにもこれまでとは異なる方針が必要である。

現在の命令スケジューラでは以下の方針で最適な命令配置を求める。

1. 論理的に正しく動作するすべての命令配置を列挙する。
2. 以下の資源について上限や制約があらかじめ与えられている場合には、違反するものを取り除く。
  - 演算器段数
  - 各段の演算器数
  - 各段の伝搬レジスタ数
  - ロード可能位置 (未実装)
3. 個々の配置パターンに対して各段の必要伝搬レジスタ数の合計を求め、もっとも少ないものが最適な命令配置である。

## 11.6 ケーススタディ

### 11.6.1 単純な画像処理（サンプルコード, unsharp, blur, edge, bblur に対応）

本節では出力画像の1画素が、入力画像中の3×3画素を用いた演算で求められる画像処理をLAPPで実行する場合について述べる。画像処理では、カウンタ、中心座標アドレス、書き込みアドレスの各パラメータが入力引数として与えられる。実行の流れは以下ようになる。

プリフェッチ アレイ実行開始前にあらかじめ入力画素データを読み込む。

アレイ実行

**load** 中心座標からの相対アドレスで必要な画素を読み込み (ldi または ldfi)。プリフェッチした WAY とロード命令の配置場所の対応に注意。

**演算** イタレーション間に依存関係はないので、VLIW 命令列がそのまま利用可能。

**STORE**

### 11.6.2 複雑な画像処理

**テーブルの利用 (tone\_curve)** ガンマ補正のようなテーブルが必要な場合は、アレイ実行の前に読み込んでおく。

**拡張 (expand)** パラメータを適切に設定することにより、読み書きのインクリメント幅を変えることが可能。(中心座標を単純なインクリメントではなく演算で求める)

### 11.6.3 数値解析（サンプルコード, daxpy, dscal\_r, idamax, fft に対応）

ベクトルをデータストリームに対応 daxpy のような更新型は R/W

idamax MAX は対応可能だが工夫が必要。

## 11.7 FRV からの逸脱

※ここに書いてあることがすべてとは限らないので注意。

- ストライド情報はオペランドで指定するので、動的な変更は不可。
- freg のスコープは関数内を仮定している。(soft-float を付けているので gcc は freg を使わない。)
- cpr の実体は存在せず、gr を指したり fr を指したりする。

## 11.8 プログラム例

### 11.8.1 フレーム補間



```
void hokan1(c, p, s)
  unsigned int *c, *p;
  unsigned short *s; /*[WD/4][8];*/
  /*hokan1(&W[i*WD], &R[(i+j)*WD], &SAD1[i/4][j+4]);*/
{
  int j;
  for (j=0; j<WD; j++) {
    int j2 = j/4*4;
    int k = j/4*2; /* j2+k:0,2,4,6; 4,6,8,10; 8,10,12,14; 12,14,16,18; */
    *s += df(c[j2],p[j2+k-4]) + df(c[j2+1],p[j2+k-3]) + df(c[j2+2],p[j2+k-2]) + df(c[j2+3],p[j2+k-1]);
    /* p[-4],p[-3],p[-2],p[-1] -> p[-2],p[-1],p[0],p[1] */
    *(s+1) += df(c[j2],p[j2+k-3]) + df(c[j2+1],p[j2+k-2]) + df(c[j2+2],p[j2+k-1]) + df(c[j2+3],p[j2+k ]);
    /* p[-3],p[-2],p[-1],p[0] -> p[-1],p[0],p[1],p[2] */
    s += 2;
  }
}
```

```
hokan1: addi sp,#-48,sp
        sti.p fp,@(sp,#32); addi sp,#32,fp
        movsg lr,gr11
        sti gr11,@(fp,#8)
        addi.p gr0,321,gr7; addi gr0,-1,gr10
        sethi.p #hi(0x80000000|(320<<16)|320),gr13; setlo #lo(0x80000000|(320<<16)|320),gr13
        dcpl.p gr6,gr13,#0; addi.p gr4,#8,gr0; addi gr5,#8,gr0
hokan1_loop:
        addi.p gr10,1,gr10;          subicc gr7,#1,gr7,icc0
        srli.p gr10,2,gr11;          andi.p gr10,3,gr12;          beq icc0,0x0,hokan1_exit
        slli.p gr11,4,gr12;          slli gr12,3,gr13          /* j2*4,k*4 */
        add gr12,gr13,gr13          /* (j2+k)*4 */
        add.p gr4,gr12,gr12;        add gr5,gr13,gr13      /* &c[j2],&p[j2+k] */
        ldfi @(gr13,-16),fr4
        ldfi @(gr12,0),fr0
        ldfi @(gr13,-12),fr5
        ldfi.p @(gr12,4),fr1;        msad cpr0,cpr4,cpr10
        ldfi.p @(gr13,-8),fr6;        msad cpr0,cpr5,cpr11
        ldfi.p @(gr12,8),fr2;        msad cpr1,cpr5,cpr12
        ldfi.p @(gr13,-4),fr7;        msad.p cpr1,cpr6,cpr13; mnop1.p; maduh cpr10,cpr12,cpr10
        ldfi.p @(gr12,12),fr3;        msad.p cpr2,cpr6,cpr12; mnop1.p; maduh cpr11,cpr13,cpr11
        ldfi.p @(gr13,0),fr8;        msad.p cpr2,cpr7,cpr13; mnop1.p; maduh cpr10,cpr12,cpr10
        msad.p cpr3,cpr7,cpr12; mnop1.p; maduh cpr11,cpr13,cpr11
        msad.p cpr3,cpr8,cpr13; mnop1.p; maduh cpr10,cpr12,cpr10
        msml.p cpr10,cpr10;          mnop1.p; maduh cpr11,cpr13,cpr11
        ldfi.p @(gr6,0),fr0;         msmh cpr11,cpr11
        mor cpr11,cpr10,cpr10
        maduh cpr0,cpr10,cpr0
        stfi.p fr0,@(gr6,0);         addi.p gr6,4,gr6;          bra hokan1_loop
```

### 11.8.2 鮮鋭化



```

void unsharp(p, r, i)
    unsigned char *p;
    unsigned char *r;
    int i;
{
    int t0,t1,t2;
    int j, k;
    int p0 = ((i ) *WD + (1 )) *4; // p1 p5 p2
    int p1 = ((i-1) *WD + (1-1)) *4; // p6 p0 p7
    int p2 = ((i-1) *WD + (1+1)) *4; // p3 p8 p4
    int p3 = ((i+1) *WD + (1-1)) *4;
    int p4 = ((i+1) *WD + (1+1)) *4;
    int p5 = ((i-1) *WD + (1 )) *4;
    int p6 = ((i ) *WD + (1-1)) *4;
    int p7 = ((i ) *WD + (1+1)) *4;
    int p8 = ((i+1) *WD + (1 )) *4;
    for (j=0; j<WD; j++) {
        r[p0+0] = 0;

        t0 = p[p0+1];
        t1 = p[p1+1] + p[p2+1] + p[p3+1] + p[p4+1];
        t2 = p[p5+1] + p[p6+1] + p[p7+1] + p[p8+1];
        r[p0+1] = limitRGB(( t0 * 239 - t1 * 13 - t2 * 15 - t2/4) >> 7);

        t0 = p[p0+2];
        t1 = p[p1+2] + p[p2+2] + p[p3+2] + p[p4+2];
        t2 = p[p5+2] + p[p6+2] + p[p7+2] + p[p8+2];
        r[p0+2] = limitRGB(( t0 * 239 - t1 * 13 - t2 * 15 - t2/4) >> 7);

        t0 = p[p0+3];
        t1 = p[p1+3] + p[p2+3] + p[p3+3] + p[p4+3];
        t2 = p[p5+3] + p[p6+3] + p[p7+3] + p[p8+3];
        r[p0+3] = limitRGB(( t0 * 239 - t1 * 13 - t2 * 15 - t2/4) >> 7);

        p0+=4; p1+=4; p2+=4; p3+=4; p4+=4; p5+=4; p6+=4; p7+=4; p8+=4;
    }
}

```

```

unsharp: ...
    sethi.p #hi((320<<16)|320),gr6; setlo #lo((320<<16)|320),gr6
    dcp1.p gr5,gr6,#0; addi.p gr4,-1280,gr0; addi.p gr4,0,gr0; addi gr4,1280,gr0
unsharp_loop:
    ldfi.p @(gr4,-1284),fr1;          subicc gr7,#1,gr7,icc0
    ldfi.p @(gr4,-1276),fr2;          beq icc0,0x0,unsharp_exit
    mb2h.p cpr1,0,cpr12;              mb2h cpr1,1,cpr13
    mb2h.p cpr2,0,cpr14;              mb2h cpr2,1,cpr15
    maduh.p cpr12,cpr14,cpr12; mnop1.p; maduh cpr13,cpr15,cpr13
    ldfi.p @(gr4,1276),fr3;          mb2h.p cpr3,0,cpr16;          mb2h cpr3,1,cpr17
    maduh.p cpr12,cpr16,cpr12; mnop1.p; maduh cpr13,cpr17,cpr13
    ldfi.p @(gr4,-1280),fr5;          mb2h.p cpr4,0,cpr18;          mb2h cpr4,1,cpr19
    ldfi.p @(gr4,-4),fr6;            maduh.p cpr12,cpr18,cpr12; mnop1.p; maduh cpr13,cpr19,cpr13
    mb2h.p cpr5,0,cpr14;              mb2h cpr5,1,cpr15
    mb2h.p cpr6,0,cpr16;              mb2h cpr6,1,cpr17
    ldfi.p @(gr4,4),fr7;            maduh.p cpr14,cpr16,cpr14; mnop1.p; maduh cpr15,cpr17,cpr15
    mb2h.p cpr7,0,cpr18;              mb2h cpr7,1,cpr19
    maduh.p cpr14,cpr18,cpr14; mnop1.p; maduh cpr15,cpr19,cpr15
    ldfi.p @(gr4,1280),fr8;          mb2h.p cpr8,0,cpr20;          mb2h cpr8,1,cpr21
    maduh.p cpr14,cpr20,cpr14; mnop1.p; maduh cpr15,cpr21,cpr15
    mb2h.p cpr0,0,cpr10;              mb2h cpr0,1,cpr11
    mmlh.p cpr10,cpr9,cpr10; mnop1.p; mmlh cpr11,cpr9,cpr11
    mmlh.p cpr12,cpr30,cpr12; mnop1.p; mmlh cpr13,cpr30,cpr13
    msrl.p cpr14,2,cpr16; mnop1.p; msrl cpr15,2,cpr17
    mmlh.p cpr14,cpr31,cpr14; mnop1.p; mmlh cpr15,cpr31,cpr15
    msbuh.p cpr10,cpr12,cpr10; mnop1.p; msbuh cpr11,cpr13,cpr11
    msbuh.p cpr10,cpr14,cpr10; mnop1.p; msbuh cpr11,cpr15,cpr11
    msbuh.p cpr10,cpr16,cpr10; mnop1.p; msbuh cpr11,cpr17,cpr11
    msrl.p cpr10,7,cpr10; mnop1.p; msrl cpr11,7,cpr11
    mh2bw cpr11,cpr10,cpr0
    stfi.p fr0,@(gr5,0); addi.p gr5,#4,gr5; bra unsharp_loop

```



## Chapter 12

# 高信頼化モデル (EReLA)

本章では、LAPPの拡張モデルである高信頼化モデル (EReLA) について規定する。EReLAにはさらに2つのモデルがある。1つはコンパイラが高信頼化命令列を生成しハードウェアには演算結果の比較に基づく再実行機能のみが実装されるモデル (EReLA/S)，もう1つはハードウェアに高信頼化命令列の生成、演算結果比較、および、再実行機能の全てが実装されるモデル (EReLA/H) である。以下は、EReLA/Sに関するハードソフトインタフェースの規定であるとともに、EReLA/Hが生成すべき内部命令列に関する規定である。

### 12.1 高信頼化可能命令列

一般に、VLIW型プロセッサでは、同一VLIW内において同一レジスタの読み出しと書き込みを同時に指定することができる。LAPPでも制限は設けていない。しかしEReLAでは、高信頼化命令列を生成する際に、1つのVLIWを複数のVLIWに分解することがあるため、分解前後でVLIW命令の意味が変わらないよう、同一VLIW内において同一レジスタの読み出しと書き込みを同時に指定することは制限される。ただし、本制限の範囲は、アレイ実行の対象となる命令列に限られる。また、アレイ動作終結に使用する条件分岐命令 (BICC) では、ICC0ではなくICC1を使用しなければならない。

### 12.2 追加レジスタ

LAPPでは条件コードレジスタICC0およびICC1を使用するのに対し、EReLAでは、さらにICC2およびICC3を使用する。この際、条件コードを出力する命令については、書き込み先ICCを0-3の範囲で明示的に指定する。一方、条件コードを入力とする命令 (BICC, CST) については、ICC0またはICC1を明示的に指定 (CSTは暗黙的にICC0を指定) するものの、ICC0を指定した場合はICC2、ICC1を指定した場合はICC3も暗黙的に入力となる。同様に、LAPPでは汎用レジスタGR0-GR31およびLRを使用するのに対し、EReLAでは、さらにGR33-GR63を使用する。この際、条件コードとは異なり、入出力とするいずれのレジスタ番号も明示的に指定する。すなわちGR33-GR63が暗黙的に使用されることはない。また、後述するPCI-HOSTからの制御情報h\_controlに以下が追加される。

**bit8:ERELA\_PERIODIC\_ERR**

定期的エラーインジェクションを行う。詳細は別途定義される。



**bit9:ERELA\_CHK\_CONTROL**

BICC および CST における冗長 ICC 比較を有効化する。本機能が有効である場合、ICC0 を使用する命令は REG\_BITMAP の bit0 に従い冗長化される。ICC1 を使用する命令は REG\_BITMAP の値によらず冗長化される (EReLA/S ではあらかじめソフトウェアが命令列を用意し、EReLA/H ではハードウェアが冗長化内部命令を生成する)。前述のように高信頼化可能命令列における BICC は ICC1 を使用することから、BICC における冗長 ICC 比較は必ず行われる。BICC 命令は ICC1 に加えて ICC3 を参照し内容が不一致の場合は当該イタレーションのエラーフラグをセットする。また、CST は暗黙的に ICC0 を指定するため、REG\_BITMAP の bit0 が 1 である時に限り ICC0 に加えて ICC2 を参照し内容が不一致の場合は当該イタレーションのエラーフラグをセットする。アレイ動作中にエラーフラグがセットされた場合、BICC 由来のエラーが含まれる時は、後続イタレーションの実行は行わずに、直ちにアレイ動作の再実行を試みる。一方、CST 由来のエラーのみの時は、後続イタレーションの実行を全て完了した後に、直ちにアレイ動作の再実行を試みる。なお、再実行の際、すでに実行を完了した各イタレーションについては、L1 キャッシュに対する演算結果のストアが抑止される。

**bit10:ERELA\_CHK\_STOREAD**

先行する冗長ストアとの比較を有効化する。本機能が有効である場合、全ての命令が冗長化される (EReLA/S ではあらかじめソフトウェアが命令列を用意し、EReLA/H ではハードウェアが冗長化内部命令を生成する)。なお、冗長ストア命令は本ストア命令に先行して発行されなければならない。また、最大限の高信頼化を行うためには、冗長ストアに至るレジスタ群と本ストアに至るレジスタ群を分離しなければならない。ストアバッファにおいてストアアドレスおよびデータを各々比較し、内容が不一致の場合は当該イタレーションのエラーフラグをセットする。エラーフラグがセットされたイタレーションに関する L1 キャッシュへのストアは全て抑止される。アレイ動作中にエラーフラグがセットされた場合、後続イタレーションの実行を全て完了した後に、直ちにアレイ動作の再実行を試みる。なお、再実行の際、すでにエラーなく実行を完了した各イタレーションについては L1 キャッシュに対する演算結果のストアが抑止される。

**bit11:ERELA\_CHK\_EXPLICIT**

DCEI 命令による比較を有効化する。本機能が有効である場合、DCEI 命令は指定された 2 つの汎用レジスタの内容を比較し、内容が不一致の場合は当該イタレーションのエラーフラグをセットする。エラーフラグがセットされたイタレーションに関する L1 キャッシュへのストアは全て抑止される。アレイ動作中にエラーフラグがセットされた場合、後続イタレーションの実行を全て完了した後に、直ちにアレイ動作の再実行を試みる。なお、再実行の際、すでにエラーなく実行を完了した各イタレーションについては L1 キャッシュに対する演算結果のストアが抑止される。

## 12.3 追加命令

次に開始されるアレイ実行に対して、検査対象レジスタを指定するために ICUL 命令、演算結果比較のために DCIE 命令が追加される。EReLA/H において実行順に命令デコードと冗長化を行う場合、BICC/CST を検出した時点から遡って命令を冗長化することは非効率であるため、ICUL 命令により、あらかじめ冗長化対象をハードウェアに伝えなければならない。EReLA/S では、あらかじめソフトウェアが冗長命令列を用意するため、ICUL 命令により冗長化対象を指定する実質的意味はない。代わりに ICUL 命令は、CST が使用する ICC0 に関して冗長 ICC 比較を行うか否かをハードウェアに伝達するために使用される。

**icul.p gr0; sethi.p #hi(REG\_BITMAP),gr0; setlo #lo(REG\_BITMAP),gr0**

ERELA\_CHK\_CONTROL に関連して冗長化対象とする命令が参照するレジスタ群をビットマップにより指定。

ICC1 を使用する命令は暗黙的に冗長化されるため指定の必要はない。

REG\_BITMAP の bit0: ICC0 に対応。0 の場合何もせず、1 の場合 ICC0 を使用する命令を冗長化。

REG\_BITMAP の bit1-31: GR1-GR31 に対応。0 の場合何もせず、1 の場合 GR1-GR31 を使用する命令を冗長化。

**dcei @(grX, grY), 0**

2 つのレジスタ内容を比較し、不一致の場合はエラー報告および当該イタレーション実行抑止。

grX,grY: 比較対象の GR を指定。

## 12.4 高信頼化レベル

h\_control に追加される制御ビット (ERELA\_CHK\_CONTROL, ERELA\_CHK\_STOREAD, ERELA\_CHK\_EXPLICIT) を組み合わせて使用することができる。ただし、以下に規定する組み合わせ以外を指定した場合の動作は保証されない。

### 12.4.1 レベル 1

ERELA\_CHK\_CONTROL=1, ERELA\_CHK\_STOREAD=0, ERELA\_CHK\_EXPLICIT=0. アレイ実行のうち制御に関する高信頼化を図る。BICC/CST 以外に関連する命令を冗長化する際には、ICUL 命令を使用する。

### 12.4.2 レベル 2

ERELA\_CHK\_CONTROL=1, ERELA\_CHK\_STOREAD=1, ERELA\_CHK\_EXPLICIT=0. レベル 1 に加えて、演算結果のストア時点での高信頼化を図る。冗長ストアに至る演算経路と本ストアに至る演算経路を分離することにより、各イタレーションの実行結果の高信頼化を図る。通常運用時の高信頼化レベルであり、エラー検出時にはアレイ動作の再実行による回復を試みる。

### 12.4.3 レベル 3

ERELA\_CHK\_CONTROL=1, ERELA\_CHK\_STOREAD=1, ERELA\_CHK\_EXPLICIT=1. レベル 2 におけるアレイ動作の再実行では回復できない場合に、故障箇所の特特定を目的とする高信頼化レベルである。DCEI 命令の挿入により細粒度の演算結果比較を行う。故障箇所を推定した後は、故障箇所を回避する命令再スケジューリングを行った後にレベル 2 に復帰する。再スケジューリングは、EReLA/S の場合はソフトウェアにより、EReLA/H の場合はハードウェアにより行われる。



## Chapter 13

# DTU 機構

コア間転送機構 (DTU) は, DDR, DSM, CSM 間のデータ転送を行うことができる。転送の際に使用する制御レジスタおよび制御ブロックの内容を図 13.1 に示す。DTU には, 送信および受信の際に各々使用するアドレッシング機能として, 直接, 間接, ストライド, 2 重ストライドが装備されている。

論理アドレスの解釈は, DTU を起動する実コアのアドレス変換機構に従う。複数の制御ブロックが連結されている場合でも, 各々に記載される論理アドレスの解釈は DTU 起動時の DDR-SAT, DSM-SAT, CSM-SAT の内容に従うことに注意が必要である。なお, アドレス変換の保持は, DTU 起動時の PEV.DDRSAT, PEV.DDRPID, PEV.DSMSAT, PEV.DSMSPC, PEV.DSMPSZ, PEV.CSMSAT, PEV.CSMSPC, PEV.CSMPSZ の内部保持により行われるため, DTU の動作が終結するまでの間, DDRPID, DSMSPC, CSMSPC に対応する各アドレス変換対を変更してはならない。DDR については DDR 領域内アドレスから得られる物理 DDR アドレスを使用する。物理 DDR アドレス空間は論理的に透過な L2 キャッシュにより高速化されており, DDR の内容と L2 キャッシュの内容はハードウェアにより整合性が維持される (L1 キャッシュの内容も同様)。DSM については実 DSM 予約空間内アドレスから得られる物理 DSM アドレスを使用する。物理 DSM は各物理コアに括り付けられており, L2 キャッシュは経由しないが各コアの L1 キャッシュは有効である。各コア毎の DSM の内容と L1 キャッシュの内容はハードウェアにより整合性が維持される。

論理メモリ空間にあらかじめ格納した制御ブロックの先頭アドレスを DTU.BLKTOP に書き込み, DTU.CONTROL に対して動作開始指示を書き込むことにより, 制御ブロックの内容に基づくデータ転送動作が開始される。各制御ブロックには, 当該ブロックの内容に基づくデータ転送を開始するための起動トリガを指示する領域が設けられており, CPU や DTU による書き込みを検出して動作を開始させることができる。また, 各制御ブロックには, データ転送終了時の動作として, 割り込み, 制御レジスタへの表示, 特定アドレスへの書き込みなどの機能を指定することができる。特定アドレスへの書き込みを行うことにより, 複数の DTU が CPU とは独立して自律的にデータ転送を行うことが可能である。

関連制御レジスタ	保護	値の意味
DTU.COMIRL	非特	0:転送開始 1:停止指示
DTU.BLKTOP	非特	DSM内相対制御ブロック先頭アドレス
DTU.CBLKAD	非特	処理中制御ブロックアドレス (表示)
DTU.CBLKST	非特	処理中制御ブロック状況 (表示)

DTB.NEXTAD	次のDSM内相対制御ブロック先頭アドレス
DTB.TRIGTY	当該ブロック起動トリガ 0:無し 1:有り
DTB.TRIGAD	当該ブロック起動トリガ (監視アドレス)
DTB.TRIMSK	当該ブロック起動トリガ (マスク値)
DTB.TRIVAL	当該ブロック起動トリガ (期待値または任意値)
DTB.TERMTY	当該制御ブロック転送終了時動作指示 0:無し 1:割り込み 2:制御レジスタ表示 3:特定アドレスへの書き込み
DTB.TERMAD	当該ブロック完了時動作 (書き込みアドレス)
DTB.TERMSK	当該ブロック完了時動作 (マスク値)
DTB.TERVAL	当該ブロック完了時動作 (書き込み値)
DTB.SNDTYP	送信アドレス方式 (直接/間接/ストライド/2重など)
DTB.SNDTOP	送信先頭論理アドレス (DDR/DSM/CSM)
DTB.SNDIND	インデックスリスト論理アドレス (DDR/DSM/CSM)
DTB.SXSIZE	送信要素間距離 1 + 要素数
DTB.SYSIZE	送信要素間距離 2 + 要素数 (二次元配列を想定)
DTB.RCVTYP	受信アドレス方式 (直接/間接/ストライド/2重など)
DTB.RCVTOP	受信先頭論理アドレス (DDR/DSM/CSM)
DTB.RCVIND	インデックスリスト論理アドレス (DDR/DSM/CSM)
DTB.RXSIZE	受信要素間距離 1 + 要素数
DTB.RYSIZE	受信要素間距離 2 + 要素数 (二次元配列を想定)

DTB.NEXTAD	00000000 (NULLにより終端)
DTB.TERMTY	当該制御ブロック転送終了時動作指示 0:無し 1:割り込み 2:制御レジスタ表示 3:特定アドレスへの書き込み
:	

図 13.1: DTU 制御レジスタと制御ブロック

## Chapter 14

# バリア同期機構

プログラム実行開始後、あらかじめ、コアグループに属する1つまたは複数の実コアを指定することによりサブコアグループを定義した上で、プログラム実行中の任意の時点で同一プロセスIDに属するサブコアグループ全体の同期を確保する機構である。同期状態は0同期状態と1同期状態からなり、各実コアが現在の同期状態を認識し、他の全コアに対して0同期または1同期のいずれかを指定して次の同期点到達を放送することにより全体が同期する。使用する制御レジスタの内容を図14.1に示す。BAR.CORSPCおよびBAR.CORMSKによりバリア空間およびバリアマスク（サブコアグループ）を定義した上でBAR.CONTRLにより同期要求を発行する。同期要求の送信先がサブコアグループのみか全コアとなるかはモデル依存である。BAR.STATUSには、BAR.CORSPCおよびBAR.CORMSKに基づく同期状態が表示される。

関連制御レジスタ	保護	値の意味
PEV.CORMAP	特権	0:コア番号変換無効, 1:コア番号変換有効
PEV.CORGRP[0..63]	特権	実コア番号に対応させる物理コア番号 0-63:実コア有効 255:実コア無効
BAR.CORSPC	非特	バリア空間 0:space#0, 1:space#1
BAR.CORMSK	非特	実コア番号バリアマスク (64bit) 0:同期対象外, 1:同期対象
BAR.CONTRL	非特	同期要求放送 0:0 同期要求 1:1 同期要求
BAR.STATUS	非特	同期状態表示 00:非同期状態 01:未定義 10:0 同期状態 11:1 同期状態

図 14.1: BAR 制御レジスタ



## Chapter 15

# 入出力機構

入出力は、すべてメモリにマップされたレジスタにより制御される。従って、入出力のための特別なアーキテクチャは存在しない。



## Chapter 16

# 電力制御機構



## Chapter 17

# 性能評価モデル

本書の最終目的は、性能・回路規模・電力の観点から、演算器アレイアクセラレータ LAPP と、アクセラレータを搭載しない一般的なメニコアを定量的に比較することにある。このための準備として、本章では、LAPP の性能評価モデルについて説明する。

### 17.1 C-RTL モデル

一般に性能評価には、実用アプリケーションを走行させた際のサイクル数を測定する必要がある。厳密な測定には、少なくとも Verilog 等のハードウェア記述言語を用いてマイクロアーキテクチャを実装し、Verilog シミュレータ等によりクロックサイクル数を計測しなければならない。しかし、Verilog シミュレータ等は実行速度が極めて遅く、パラメタを変化させながら実用アプリケーションを何度も走行させることは困難である。一方、C 言語を用いて Verilog と同レベルの RTL モデルを記述することにより、数百倍の速度にてサイクルシミュレーションを行うことができる。以下、本モデルを C-RTL モデルと呼び、C-RTL モデルをコンパイルして得られる実行形式ファイルを RTL シミュレータと呼ぶことにする。

C-RTL モデルは、LAPP 全体を主要な回路ブロックに分割し、各回路ブロックをパイプラインレジスタにより終端させた構成に対してクロックを順次印加するモデルである。Verilog モデルと異なり、パイプラインレジスタへのクロック印加順序は回路ブロックのシミュレーション順になる。前段から後段に向かうデータ流全体の同期動作に対応するため、一般に、パイプラインの後段から前段に向けて順にクロックを印加する。ただし、このような単純な方法では、後段から前段に向かうバイパスを正確に模擬することはできない。バイパスに関しては、1 サイクル前の後段パイプラインレジスタの状態を保存しておき、前段に向かわせる工夫が必要である。このような構成により、Verilog により記述したハードウェアと同等のタイミングモデルを構築しつつ、高速な RTL シミュレータを実現することができる。以下、図 2.4 を用いて各回路ブロックの説明を行う。

**pipe\_frvia** Program Counter(PC) を更新する回路ブロックである。pipe\_frdecode からの分岐予測情報、および、pipe\_write からの条件分岐先情報により分岐命令に対応する。

**pipe\_frvmf** 命令キャッシュおよび分岐予測表の読み出しを行う回路ブロックである。

**pipe\_frdecode** 命令デコードを行う回路ブロックである。リターンアドレススタックを有しており、非アレイ動作中に LR が関与する命令を検出した場合、リターンアドレススタックの参照/更新も行う。アレイ動作中は、LAPP 初段におけるデコード結果を用いて、10.2.3 節「演算器ネットワーク設定のための命令デコード」において説明した手順により次段以降の演算器ネットワークを順次設定する。なお、pipe\_frvia から pipe\_frdecode までの回路ブロックは、DCPL 命令を起点として無条件後方分岐命令に至る命令列を検出した後、非アレイ動作に復帰するまでの間、動作を停止することが可能である。メモリから構成される命令キャッシュおよび分岐予測表はスリープモード（後述の電力パラメタ POWER\_F1\_ACTIVE/POWER\_F1\_INACTIVE に対応）へ、その他の回路は Power-OFF に相当する状態（後述の POWER\_IA\_IF\_DECODE および POWER\_SELRD に対応）へ各々移行する。また、次段以降の演算器ネットワーク設定に関わる伝搬情報生成回路は、DCPL 命令を検出してから無

条件後方分岐命令を検出するまでの間以外は Power-OFF に相当する状態（後述の POWER\_SELRD に対応）へ移行する。

**pipe\_sel\_read** LAPP 初段では、レジスタファイルから演算器入力ラッチに対する読み出しを行う。DCPL 命令を起点として無条件後方分岐命令に至る命令列を検出した後、非アレイ動作に復帰するまでの間、動作を停止することが可能である。すなわち、レジスタファイルはスリープモード（後述の POWER\_REGFILE\_INACTIVE に対応）へ、その他の回路は Power-OFF に相当する状態（後述の POWER\_PREG\*に対応）へ各々移行する。一方、次段以降では、前述の演算器ネットワーク設定に従い、多入力セクタを経由して、前々段の演算器入力ラッチまたは前段の演算器出力ラッチから演算器入力ラッチに対する読み出しを行う。すなわち、演算器入力ラッチ毎に、アレイ動作に関与しないセクタおよびラッチは Power-OFF に相当する状態（後述の POWER\_PREG\*に対応）のままとなる。なお、演算器入力ラッチはレジスタ値の段間伝搬機構としても使用するため、演算器入力ラッチと演算器本体の Power-OFF は必ずしも連動しない。

**pipe\_exec\_brc** LAPP 初段では、入力ラッチの情報を元に、条件判定および分岐先アドレス計算を行う。次段以降では、アレイ動作終結のための条件判定のみが必要であり、分岐先アドレス計算を行う必要はない。演算中の電力は、後述の POWER\_EXEC\_BRC に対応する。

**pipe\_exec\_me1-4** 入力ラッチの情報を元に、浮動少数点演算またはメディア演算を行う。演算中の電力は、後述の POWER\_EXEC\_ME1-4 に対応する。

**pipe\_exec\_al2-4** 入力ラッチの情報を元に、ALU/MULTIPLY(部分積)/SHIFT 演算を行う。演算中の電力は、後述の POWER\_EXEC\_AL2-4 に対応する。

**pipe\_exec\_eag** 入力ラッチの情報を元に、LD/ST のためのアドレス計算を行う。演算中の電力は、後述の POWER\_EXEC\_EAG に対応する。

**pipe\_exec\_op1** pipe\_exec\_eag からのアドレス情報を元に、L1 キャッシュを参照し、また、各段の L0 キャッシュへの書き込みに必要な段間伝搬レジスタ（図 2.4 における oop4）の更新を行う。サブコア毎の L1 キャッシュの電力は、後述の POWER\_L1 に対応する。また、LD/ST が写像された最終段まで oop4 が伝搬される。oop4 毎の電力は、後述の POWER\_OOP4 が対応する。

**pipe\_exec\_op0** pipe\_exec\_eag からのアドレス情報を元に、L0 キャッシュから oop1 への読み出しまたはストアバッファへの書き込みを行い、また、oop4 から L0 キャッシュへの書き込みを行う。LD/ST が写像された段のみ動作する L0 キャッシュの電力は、後述の POWER\_L0 に対応する。

## 17.2 性能パラメタ

C-RTL モデルは、表 17.1 に列挙する性能パラメタを変化させての評価が可能である。

表 17.1: 性能パラメタ

パラメタ名	設定値 (cycle)	説明
Q_FRET	8	return-address stack
STBF	4	store buffer
F1WAYS	4	F1 cache-ways 4
F1WSIZE	4096	F1 way-size 4KB
F1LINE	64	Line-size 64B
L0WSIZE	64	L0 way-size 64B
L0LINE	16	Line-size 16B
L1WAYS	4	L1 cache-ways 4
L1WSIZE	4096	L1 way-size 4KB
L1LINE	64	Line-size 64B
L2SIZE	16M	L2 total-size 16MB(direct-map)
L2LINE	64	Line-size 64B
F1DELAY	8	F1 miss-penalty 8cycle
L1DELAY	8	L1 miss-penalty 8cycle
L2DELAY	8	L2 miss-penalty 8cycle
SUB_ARRAY	9	Depth of subcore
SUBCORE_NUM	4	Number of subcore per PE
L2BANK_INTERLEAVE	L1WSIZE	L2 bank address interleave size
L2BANK_NUM	256	Number of L2 bank
PENUM	4	Number of PE





# Chapter 18

## 回路遅延検証モデル

本章では、C-RTL モデルにおけるパイプライン構成の妥当性を検証するための回路遅延検証モデルについて説明する。

### 18.1 FPGA モデル

C-RTL モデルは、プロセッサ機能、外部キャッシュ機能、主記憶機能、入出力機能を有し、十分な速度で実用アプリケーションを走行させて性能評価を行うことができる。しかし、C-RTL モデルのパイプライン構成および各回路ブロックの構成が、タイミングおよび回路遅延の観点から LSI として実現可能であることを検証する必要がある。モデルの妥当性を裏付けるためには、プロセッサ機能およびその他の機能について C-RTL モデルと同等のハードウェアを実現し、各回路ブロックの動作タイミングを検証しつつ、合成配置配線結果によって明らかになった遅延の偏り等をフィードバックすることが重要である。また、FPGA 化により、C-RTL モデルのさらに 50 倍程度の実用アプリケーション動作速度を得られることから、より多くの試験プログラムを走行させることができる。以下、本モデルを FPGA モデルと呼び、実用アプリケーションを走行可能なシステム全体を GP5V330MF システムと呼ぶことにする。また、これとは別に実 ASIC を搭載可能なシステム全体を GP800M システムと呼ぶことにする。

### 18.2 GP5V330MF システムの構成

GP5V330MF システムは、PC/AT 互換機 (PCI-HOST) の PCI-Express スロットに、FPGA (XC5V330T) および SRAM を搭載した PCI ボード (GP5V330MF) を接続し、プロセッサ機能を FPGA 上に、外部キャッシュ機能をオンボード SRAM 上に、また、主記憶機能および入出力機能を PCI-HOST 上に各々実現し、全体として実用アプリケーションを走行可能とする装置である。また、複数の GP5V330MF システムを相互接続することにより、図 2.9 に示すマルチコア構成の評価モデルを構築できる。このような装置は市販されておらず、独自仕様のインタフェースを用いることから、以下、各部物理インタフェースおよび論理インタフェースを中心に説明を行う。

#### 18.2.1 FPGA 外部の物理構成

##### GP5V330MF の構成

まず、図 18.1 および図 18.2 に示す GP5V330MF 単体の外部仕様を列挙する。

- PCI-Express2.0 スロットに対応 (データ転送速度は 10Gbps)
- PCI-Express2.0 デバイスドライバは、FreeBSD7.2R、32bit 版 Linux カーネル 2.6.18、64bit 版 Linux カーネル 2.6.9 に対応
- 512Mbit の DDR2-SDRAM を搭載
- XC5V330T を 2 基搭載 (デিজィーチェーンによるコンフィグレーション)




図 18.1: GP5V330MF の外観




図 18.2: GP5V330MF の構成

- Ethernet 経由またはフラッシュメモリによるコンフィグレーション
- XC5V330T への供給クロックは 200MHz. XC5V330T 内部の DCM モジュールによる通倍または分

表 18.1: ZBT-SSRAM 側信号の制御

信号名	説明
A(入力)	SRAMA/B_A19-0 に対応 (アドレス信号)
BA-BD(入力)	SRAMA/B_BW3-0 に対応 (バイト毎書き込み, Active-LOW)
W(入力)	SRAMA/B_RW に対応 (書き込みイネーブル, Active-LOW)
E1(入力)	SRAM_CE7-0 に対応 (チップイネーブル, Active-LOW)
G(入力)	SRAMA/B_OE に対応 (出力イネーブル, 常時 LOW)
ADV(入力)	LOW 固定 (常時アドレスセット可)
CKE(入力)	LOW 固定 (クロック入力バッファ常時イネーブル)
ZZ(入力)	LOW 固定 (パワーダウン未使用)
FT(入力)	N.C. (Pipeline モード)
LBO(入力)	SRAMA/B_LBO に対応 (リニアバースト, 常時 LOW)
CK(入力)	XC5V330T の XXX に対応 (クロック)
DQA-DQD(入出力)	SRAMA/B_D35-0 に対応

周クロックをボード上の各ユニットに対して独立に供給

- XC5V330T 毎にロジックアナライザによる 64 チャンネルの波形観測が可能
- XC5V330T 毎に 32MB の ZBT-SSRAM を搭載
- XC5V330T 相互接続手段として 1Gbps の Rocket-I/O を各 16 組 (送受信ペア) 装備

各 XC5V330T の外部ピン接続は以下の通りである.

- ロジックアナライザ用コネクタ  
CN1,CN2,CN3,CN
- デジタルオシロ接続用タップ  
TP
- **DDR2-SDRAM**  
DDR2IF
- **ZBT-SSRAM(GS8320Z36)**  
SSRAMIF
- **Local-BUS**  
GLBUS
- **Rocket-I/O**  
AURORA
- 隣接 **XC5V330T**  
GPIO

#### XC5V330T と DDR2-SDRAM の物理インタフェース

FPGA モデルの実装には使用しない.

#### XC5V330T と ZBT-SSRAM の物理インタフェース

XC5V330T 毎に 36bit × 1M ワードの ZBT-SSRAM を計 8 個搭載しており, 36bit × 4M ワード × 2 組の外部メモリとして使用できる. 表 18.1 に ZBT-SSRAM 側信号の概要を示す.

#### PCI ブリッジ Local-BUS の物理インタフェース

PCI インタフェースと, 全ての XC5V330T, DDR2-SDRAM, ZBT-SSRAM を接続する汎用バスである. これらの資源は, PCI-HOST のメモリ空間上にマップされ, 直接参照することができる. 詳細は GP5V330

表 18.2: PCI ブリッジ Local-BUS インタフェース信号の概要

信号名	説明
L_RSTX(出力)	リセット信号
L_DRQX(出力)	ブリッジからの転送要求信号
L_DACKX(入力)	転送要求に対する応答 (LOW の場合 Local 側がスレーブ, HIGH の場合 Local 側がマスタ)
L_ADSX(入出力)	転送開始 (バスマスタが出力)
L_WEX(入出力)	LOW は WRITE, HIGH は READ に対応
L_BSTMX(入出力)	LOW はバーストモードに対応
L_RDYOX(出力)	ブリッジ側転送準備 OK
L_RDYIX(入力)	Local 側転送準備 Ok
L_AD(入出力)	ブリッジ側マスタの時はアドレス+データ, Local 側マスタの時はアドレス+バイト数+データ
L_BEX(入出力)	バイトイネーブル
L_INTX(入力)	割り込み信号
L_S64X(入力)	PCI 制御レジスタ選択信号
L_DBSYX(出力)	PCI 書き込み状態の表示 (ただし, 特に使用しなくてよい)

Local ブリッジ IP コア仕様書を参照のこと. 表 18.2 にインタフェース信号の概要, 図 18.3 にタイミングチャートを示す.

### Local-BUS による ZBT-SSRAM の直接制御

前述の ZBT-SSRAM および Local-BUS インタフェースの組み合わせにより, Local-BUS から SSRAM を直接制御できる. すなわち, PCI-HOST の主記憶空間に ZBT-SSRAM を対応付け, PCI-HOST が ZBT-SSRAM の内容を直接参照/更新することができる. 図 18.4 から図 18.7 に, Local-BUS による ZBT-SSRAM 直接制御のタイミングチャートを示す.


## 18.2.2 FPGA 内部の物理構成

XC5V330T 内に, 前述した物理構成と接続する LAPP 機能を搭載することにより, GP5V330MF を LAPP 評価システムとして利用する. LAPP 機能は, 大まかに, プロセッサ機能と, XC5V330T 外部の物理構成とのインタフェース機能からなる. 各ブロック間インタフェースの概要を図 18.8 に示す.


### プロセッサ機能と外部メモリ機能の物理インタフェース

表 18.3 に外部メモリ機能側からみたプロセッサ機能の物理インタフェース, 図 18.9 から図 18.12 にタイミングチャートを示す. ビット幅や未使用信号の取扱いに関する差異を除き, 表 18.1 に示した ZBT-SSRAM 物理インタフェースと同様である. ただし, ハンドシェイクのための信号 BSYX/XREQ/XGNT/WRDY/RRDY が追加されている. 外部メモリへの書き込み時, プロセッサ機能内のメモリ制御部は, BSYX 信号が OFF であることを確認した上で A/B/W/D に有効値を出力し XREQ 信号を ON にする. 次に XGNT 信号の ON を観測し XREQ 信号を OFF にする. 外部メモリへの書き込み完了と同時に WRDY 信号は ON, BSYX 信号は OFF となる. 同様に, 外部メモリからの読み出し時, プロセッサ機能内のメモリ制御部は, BSYX 信号が OFF であることを確認した上で A/W に有効値を出力し XREQ 信号を ON にする. 次に XGNT 信号の ON を観測し XREQ 信号を OFF にする. 読み出し完了と同時に RRDY 信号は ON, BSYX 信号は OFF となり, メモリ制御部は D 上の読み出しデータを取り込む. なお, 外部メモリに対する書き込み要求および読み出し要求の単位は, データ信号線幅と同じく 64 ビットである.





(1) PCIブリッジ⇒Local-BUSの書き込み



(2) PCIブリッジ⇒Local-BUSの読み出し

図 18.3: PCIブリッジ Local-BUS インタフェースのタイミングチャート

### プロセッサ機能と PCI-HOST 機能の物理インタフェース

表 18.4 にプロセッサ機能と PCI-HOST 機能の物理インタフェース、図 18.13 にタイミングチャートを示す。XINT は、PCI-HOST が後述する BAR2 空間先頭ワードへの書き込みを完了し、プロセッサ機能に対して動作を指示する際に ON になる。プロセッサ機能が XINT を検出し XACK を ON にした時点で、XINT は OFF にならなければならない。XREQ はプロセッサ機能が BAR2 空間に対して書き込みまたは読み出しを行う際に ON にする信号線である。




図 18.4: PCI-HOST による SSRAM 直接制御 (WRITE)




図 18.5: PCI-HOST による SSRAM 直接制御 (WRITE バーストモード)

### 18.2.3 PCI-HOST に対する論理インタフェース

PCI-HOST と GP5V330MF の論理インタフェースは、PCIバス上のレジスタ空間に写像された GP5V330MF 上の空間群 BAR3, BAR2 である (表 18.5)。ioctl() のオーバーヘッドを削減するために、BAR3 の後半アド






図 18.6: PCI-HOST による SSRAM 直接制御 (READ)




図 18.7: PCI-HOST による SSRAM 直接制御 (READ バーストモード)

レスに BAR2 の機能を割り当て、全てを mmap() により写像して使用してよい。BAR3 空間は外部メモリインタフェース（詳細は第 4 章），BAR2 空間は制御インタフェース（詳細は第 5 章）に各々対応する。PCI-HOST 側デバイスドライバは、付録を参照のこと。




図 18.8: 各ブロック間の物理インターフェース

### 18.2.4 GP5V330MF システムの全体構造

GP5V330MF システムは単一の FPGA 上に構築することが困難であるため、図 18.14 に示すように、1 台の PC/AT 互換機に、GP5V330MF を 2 基搭載する PCI ボードを 2 枚搭載し、Rocket-I/O により 4 基の FPGA をリング接続した基本構成を利用する。各 PE は 4 基の FPGA を用いて実装される。複数 PE を実現するためには、複数台の PC/AT 互換機を Ethernet により接続する。全体として 1 つのシミュレーション環境を実現するために、主記憶および外部キャッシュを集中管理する LAPP 制御プログラムを PCI-HOST#0 上で動作させ、その他の PCI-HOST にはスレーブプログラムを動作させる。すなわち、実現可能な PE 数は PCI-HOST 数によって決まる。図 18.15 にブロック間接続の詳細を示す。

表 18.3: プロセッサ-外部メモリインタフェース信号 (110 本) の概要

信号名	説明
M_XREQ(入力)	外部メモリ参照要求信号, Active-LOW
M_XGNT(出力)	要求受付完了信号, Active-LOW
M_WEX(入力)	書き込みイネーブル, Active-LOW
M_BSTMX(入力)	LOW 時はバーストモード
M_WRDY(出力)	書込完了信号, Active-HIGH. 本信号の ON をもってプロセッサ機能は参照要求を消去できる
M_RRDY(出力)	読出データ valid 信号, Active-HIGH. 本信号の ON をもってプロセッサ機能は参照要求を消去できる
M_A(入力)	アドレス, A31-3
M_BEX(入力)	バイト毎書き込みフラグ, Active-LOW, B7-0
M_D(入出力)	データ, D63-0
M_BSYX(出力)	動作中を示すビジー信号, Active-LOW
M_STAT(出力)	状態表示信号, STAT1-0 (0:empty 2:OP-ok 3:IF-ok)




図 18.9: 外部メモリインタフェース信号のタイミングチャート (WRITE)

表 18.4: プロセッサ制御インタフェース信号 (40 本) の概要

信号名	説明
C_XINT(出力)	PCI-HOST からのリクエスト信号, Active-LOW
C_XACK(入力)	プロセッサからの INT 受け付け信号, Active-LOW
C_XREQ(入力)	プロセッサからのレジスタ参照信号, Active-LOW
C_A(入力)	アドレス, A3-0
C_WEX(入力)	書き込みイネーブル, Active-LOW
C_D(入出力)	データ, D31-0




図 18.10: 外部メモリインタフェース信号のタイミングチャート (WRITE バーストモード)




図 18.11: 外部メモリインタフェース信号のタイミングチャート (READ)




図 18.12: 外部メモリインタフェース信号のタイミングチャート (READ バーストモード)




図 18.13: プロセッサ制御インタフェースのタイミングチャート (WRITE/READ)

表 18.5: Local-BUS 上の論理インタフェース

atop(vtophys((vm_offset_t)rman_get_virtual(bus_alloc_resource(dev, SYS_RES_MEMORY, RID#))))		
インタフェース名	RID#	説明
BAR3(0x0-0x3fffff)	PCLCBMA:0x10	前半 32MB は ZBT-SSRAM 空間, 後半 32MB は未使用. プロセッサ機能が外部メモリを参照する際に使用する.
BAR2(0x0-0x1ff)	PCLCBMA:0x10	PCI-HOST がプロセッサ機能へ動作を指示する際, および, プロセッサ機能から PCI-HOST への例外通知/サービス要求の際に使用する.



## 18.3 GP800Mシステムの構成

### 18.3.1 FPGA 外部の物理構成

#### GP800Mの構成




図 18.16: GP800M-PCIの概観（下はドータボード搭載時）

全体構成の理解を助けるために、図 18.16 および図 18.17 に示す GP800M-PCI の概略を説明する。なお IDT2309 から各ユニットへは 33MHz のクロックが供給されており、XC2V8000 内部の DCM モジュールにより 66MHz 等の通倍クロックを生成して使用することができる。

#### XC2V8000

FPGA モデルではプロセッサ機能全体が搭載される。ASIC モデルではドータボード上のプロセッサ機能に対する SSRAM インタフェースおよび PCI ホストインタフェースが搭載される。ChipScope と XC2V8000 を JTAG 接続するには、図 18.18 の JTAG 用 XTP2-5, GND および 3.3V の合計 6 本を引き出し、JTAG ケーブルに接続する。ただし、本機能の積極的な利用は推奨しない。まずは ModelSim 等による事前のシミュレーションにより十分な動作検証を行うこと。なお、以下のピンはロジックアナライザ接続用の MICTOR コネクタ (CN5, CN6)、または、デジタルオシロ接続用のタップ (ボード裏面 TP) に接続されている。

- AM2 (CN5.CLK0), AM7 (CN5.A3-7), AP6 (CN5.A3-6), AM6 (CN5.A3-5), AP5 (CN5.A3-4), AN5 (CN5.A3-3), AP4 (CN5.A3-2), AN4 (CN5.A3-1), AN3 (CN5.A3-0), AL9 (CN5.A2-7), AJ9 (CN5.A2-6), AH9 (CN5.A2-5), AN8 (CN5.A2-4), AM8 (CN5.A2-3), AL8 (CN5.A2-2), AP7 (CN5.A2-1), AN7 (CN5.A2-0)
- AM9 (CN5.CLK1), AJ11 (CN5.A1-7), AG11 (CN5.A1-6), AN10 (CN5.A1-5), AL10 (CN5.A1-4), AK10 (CN5.A1-3), AJ10 (CN5.A1-2), AP9 (CN5.A1-1), AN9 (CN5.A1-0), AG12 (CN5.A0-7), AF12 (CN5.A0-6), AE12 (CN5.A0-5), AP11 (CN5.A0-4), AN11 (CN5.A0-3), AM11 (CN5.A0-2), AL11 (CN5.A0-1), AK11 (CN5.A0-0)
- AH12 (CN6.CLK0), AH13 (CN6.A3-7), AG13 (CN6.A3-6), AF13 (CN6.A3-5), AE12 (CN6.A3-4), AP12 (CN6.A3-3), AN12 (CN6.A3-2), AM12 (CN6.A3-1), AL12 (CN6.A3-0), AG14 (CN6.A2-7), AF14 (CN6.A2-6), AE14 (CN6.A2-5), AP13 (CN6.A2-4), AM13






図 18.17: GP800M-PCI のブロック図

(CN6.A2-3), AL13 (CN6.A2-2), AK13 (CN6.A2-1), AJ13 (CN6.A2-0)

- AK14 (CN6.CLK1), AH15 (CN6.A1-7), AG15 (CN6.A1-6), AF15 (CN6.A1-5), AE15 (CN6.A1-4), AP14 (CN6.A1-3), AN14 (CN6.A1-2), AM14 (CN6.A1-1), AL14 (CN6.A1-0), AJ16 (CN6.A0-7), AH16 (CN6.A0-6), AG16 (CN6.A0-5), AE16 (CN6.A0-4), AD16 (CN6.A0-3), AP15 (CN6.A0-2), AM15 (CN6.A0-1), AL15 (CN6.A0-0)
- A31 (TP11), B31 (TP12), B32 (TP13), C33 (TP14), C2 (TP15), B3 (TP16), B4 (TP17), A4 (TP18)

### CPLD

XC2V8000 コンフィグレーション制御用の PLD. コンフィグレーション用コネクタ (JP3) またはフラッシュROM からのコンフィグレーション機能を提供する. ただし通常は PCI ホストからのコンフィグレーションを行うため, JP3 は使用しない. JTAG コネクタ (JP2) は PLD 専用につきユーザは使用不可.

### ZBT-SSRAM

GSI 社の GS8320Z36. 36bit 幅×4M ワードを 2 組搭載. 並置し, 64bit 幅×4M ワードの外部キャッシュメモリ機構として使用する. プロセッサ機能と外部キャッシュメモリのインタフェースのための制御情報も格納する.

### PCI ブリッジ機能 (QL5064)

PCI64Bit/66Mhz インタフェースのためのブリッジ機能. PCI バスマスター機能を有し, 独立する 2ch の DMA を搭載. 図 18.19 に詳細を示す.

### Local-BUS






図 18.19: GP800M-PCI の PCI インタフェース

表 18.6: ZBT-SSRAM 側インタフェース信号の概要

信号名	説明
A(入力)	アドレス信号, GP800M-PCIでは SRAMA/B_A19-0 に対応
BA-BD(入力)	バイト毎書き込み, Active-LOW, SRAMA/B_BW3-0 に対応
W(入力)	書き込みイネーブル, Active-LOW, SRAMA/B_RW に対応
E1(入力)	チップイネーブル, GP800M-PCIでは SRAM_CE7-0 に対応
G(入力)	出力イネーブル, GP800M-PCIでは SRAMA/B_OE に対応
ADV(入力)	GP800M-PCIでは LOW 固定 (常時アドレスセット可)
CKE(入力)	GP800M-PCIでは LOW 固定 (クロック入力バッファイネーブル)
ZZ(入力)	パワーダウン, GP800M-PCIでは LOW (未使用)
FT(入力)	GP800M-PCIでは N.C. (Pipeline モード)
LBO(入力)	GP800M-PCIでは SRAMA/B_LBO に対応
CK(入力)	クロック信号. GP800M-PCI上の OSC が直接駆動
DQA-DQD(入出力)	GP800M-PCIでは SRAMA/B_D35-0 に対応

### XC2V8000 と Local-BUS の物理インタフェース

GP800M-PCI と PCI ホストは、前述の PCI ブリッジにより接続される。表 18.7 にインタフェース信号の概要、図 18.21 にタイミングチャートを示す。

### Local-BUS による ZBT-SSRAM の直接制御

前述の ZBT-SSRAM および Local-BUS インタフェースの組み合わせにより、Local-BUS から SSRAM を直接制御できる。すなわち、PCI ホストの主記憶空間に ZBT-SSRAM を対応付け、PCI ホストが直接 ZBT-SSRAM の内容を参照/更新することができる。図 18.22 から図 18.25 に、Local-BUS による SSRAM 直接制御を示す。




図 18.20: ZBT-SSRAM のタイミングチャート


表 18.7: PCI ブリッジローカル側インタフェース信号の概要

信号名	説明
L_RSTX(出力)	リセット信号
L_DRQX(出力)	ブリッジからの転送要求信号
L_DACKX(入力)	転送要求に対する応答 (LOW の場合ローカル側がスレーブ, HIGH の場合ローカル側がマスター)
L_ADSX(入出力)	転送開始 (バスマスタが出力)
L_WEX(入出力)	LOW は WRITE, HIGH は READ に対応
L_BSTMX(入出力)	LOW はバーストモードに対応
L_RDYOX(出力)	ブリッジ側転送準備 OK
L_RDYIX(入力)	ローカル側転送準備 OK
L_AD(入出力)	ブリッジ側マスターの時はアドレス+データ, ローカル側マスターの時はアドレス+バイト数+データ
L_BEX(入出力)	バイトイネーブル
L_INTX(入力)	割り込み信号
L_S64X(入力)	PCI 制御レジスタ選択信号
L_DBSYX(出力)	PCI 書き込み状態の表示 (ただし, 特に使用しなくてよい)


### 18.3.2 FPGA 内部の物理構成

#### XC2V8000 とデータボードの物理インタフェース

XC2V8000 とデータボードの物理インタフェースは, ASIC モデルでは, データボード上のプロセッサに対してメモリ機能を提供する SSRAM インタフェース (110 本), および, プロセッサ制御インタフェース (40 本) を収容する. 表 18.8 に SSRAM インタフェース信号の概要, 図 18.27 から図 18.30 にタイミングチャートを示す. ビット幅や未使用信号の取扱いに関する差異を除き, 表 18.6 に示す SSRAM インタフェースと同様である. ただし, ハンドシェイクのための信号 BSYX/XREQ/XGNT/WRDY/RRDY が追加されている.



(1) PCI ⇒ ローカルの書き込み



(2) PCI ⇒ ローカルの読み出し

図 18.21: PCI ブリッジローカル側インタフェースのタイミングチャート (PCI からローカルへ)

SSRAM への書き込み時, SSRAM 制御部は BSYX 信号が OFF であることを確認した上で A/B/W/D に有効値を出力し XREQ 信号を ON にする. 次に XGNT 信号の ON を観測し XREQ 信号を OFF にする. SSRAM への書き込み完了と同時に WRDY 信号は ON, BSYX 信号は OFF となる. 同様に, SSRAM からの読み出し時, SSRAM 制御部は BSYX 信号が OFF であることを確認した上で A/W に有効値を出力し XREQ 信号を ON にする. 次に XGNT 信号の ON を観測し XREQ 信号を OFF にする. 読み出し完了と同時に RRDY 信号は ON, BSYX 信号は OFF となり, SSRAM 制御部は D 上の読み出しデータを取り込む. なお, SSRAM に対する書き込み要求および読み出し要求の単位は, データ信号線幅と同じく 64 ビットである.




図 18.22: PCI ホストによる SSRAM 直接制御 (WRITE)




図 18.23: PCI ホストによる SSRAM 直接制御 (WRITE バーストモード)

プロセッサ機能と PCI-HOST 機能の物理インタフェース

表 18.9 にプロセッサ制御インタフェース信号の概要, 図 18.31 にタイミングチャートを示す. XINT は, PCI ホストが後述する BAR2 の先頭ワードへの書き込みを完了し, プロセッサに対して動作を指示する際に ON になる. プロセッサが XINT を検出し XACK を ON にした時点で, XINT は OFF にならなければ




図 18.24: PCI ホストによる SSRAM 直接制御 (READ)




図 18.25: PCI ホストによる SSRAM 直接制御 (READ バーストモード)

ならない. XREQはプロセッサがBAR2に対して書き込みまたは読み出しを行う際にONにする信号線である.

ASIC に対し, JTAG によるバウンダリスキャン機能をどうするかについては, ハードウェアインタフェースや制御ソフトウェアも含めて全て未定






図 18.26: 各ブロック間の物理インターフェース

### 18.3.3 論理インターフェース

図 18.26 にプロセッサと外部との論理的な接続を示す。このうち、GP800M-PCI と PCI ホストの論理インターフェースは、PCI-64bit/66MHz バス上のレジスタ空間に写像された GP800M-PCI 上のレジスタ群 BAR0-3 である (表 18.10)。BAR0-2 を `ioctl()` 経由, BAR3 を `mmap()` によりユーザプログラム内配列に写像して使用するか、または、BAR3 の後半アドレスに BAR2 の機能を割り当て、全てを `mmap()` により写像して使用する。 `ioctl()` のオーバーヘッドを削減する場合は後者が適切である。プロセッサは、本レジスタ空間に対応付けられた次の 2 種類の外部装置に接続される。

表 18.8: SSRAM インタフェース信号 (110 本) の概要

信号名	説明
M_XREQ(入力)	SSRAM 参照要求信号, Active-LOW
M_XGNT(出力)	要求受付完了信号, Active-LOW
M_WEX(入力)	書き込みイネーブル, Active-LOW
M_BSTMX(入力)	LOW はバーストモード
M_WRDY(出力)	書込完了信号, Active-HIGH. 本信号の ON をもってプロセッサは参照要求を消去できる
M_RRDY(出力)	読出データ valid 信号, Active-HIGH. 本信号の ON をもってプロセッサは参照要求を消去できる
M_A(入力)	アドレス, A31-3
M_BEX(入力)	バイト毎書き込みフラグ, Active-LOW, B7-0
M_D(入出力)	データ, D63-0
M_BSYX(出力)	SSRAM 動作中を示すビジー信号, Active-LOW
M_STAT(出力)	状態表示信号, STAT1-0 (0:empty 2:OP-ok 3:IF-ok)




図 18.27: SSRAM インタフェースのタイミングチャート (WRITE)

表 18.9: プロセッサ制御インタフェース信号 (40 本) の概要

信号名	説明
C_XINT(出力)	PCI ホストからのリクエスト信号, Active-LOW
C_XACK(入力)	プロセッサからの INT 受付け信号, Active-LOW
C_XREQ(入力)	プロセッサからのレジスタ参照信号, Active-LOW
C_A(入力)	アドレス, A3-0
C_WEX(入力)	書き込みイネーブル, Active-LOW
C_D(入出力)	データ, D31-0




図 18.28: SSRAM インタフェースのタイミングチャート (WRITE バーストモード)




図 18.29: SSRAM インタフェースのタイミングチャート (READ)




図 18.30: SSRAM インタフェースのタイミングチャート (READ バーストモード)




図 18.31: プロセッサ制御インタフェースのタイミングチャート (WRITE/READ)

表 18.10: Local-BUS 上の論理インタフェース

atop(vtophys((vm_offset_t)rman_get_virtual(bus_alloc_resource(dev, SYS_RES_MEMORY, RID#))))		
インタフェース名	RID#	説明
BAR0(0x0-0xff)	PCLCBMA0:0x10	PCI 制御用 QL5064 内レジスタ
BAR1(0x0-0xff)	PCLCBMA1:0x14	PCI 制御用 QL5064 内レジスタ (XC2V8000 コンフィグレーション用)
BAR2(0x0-0x1ff)	PCLCBMA2:0x18	ユーザ I/O. PCI ホストがプロセッサ機能へ動作を指示する際、および、プロセッサ機能から PCI ホストへの例外通知/サービス要求の際に使用する。
BAR3(0x0-0x3ffffff)	PCLCBMA3:0x1C	前半 32MB は SSRAM 空間、後半 32MB は未使用である。外部キャッシュとして使用する SSRAM の内容を PCI ホストから直接参照する際に使用する。

表 18.11: 主記憶アドレス空間

0x00000000-0x0efffffff	キャッシュابل主記憶領域
0x0ee00000 0x0ee80000 0x0ef00000 0x0ef80000	CAM_L_BUF (320x240仮想スクリーン#1 [左上] CAM_R_BUF (320x240仮想スクリーン#2 [右上] CAM_W_BUF (320x240仮想スクリーン#3 [左下] CAM_D_BUF (320x240仮想スクリーン#4 [右下]
0x0f000000-0x0fffffff	ノンキャッシュابل主記憶領域
0x0f004000 0x0f004010 0x0f004014 0x0f004018 0x0f00401C 0x0f004020 0x0f004100 0x0f004140	SWI-OPCD SWI-GR4 SWI-GR5 SWI-GR6 SWI-GR7 SWI-REIVAL 書き込み時, PCI-HOSTのcam\_capt()を呼び出す 書き込み時, PCI-HOSTのx11\_updt()を呼び出す
0x10000000-0xffffffff	未実装領域

表 18.12: ZBT-SSRAM 空間

BAR3内アドレス	説明	各ビットの説明		備考
0x000003f - 00	SubCore#0 L2bf lineバッファ	byte63-32: l2bf	byte31-00: l2bf	
0x0000047 - 40	SubCore#0 L2ct.ADDR, MASK	bit63-32: addr	bit31- 0: mask	メモリ要求バイトマスク
0x000004f - 48	SubCore#0 L2ct.DRV, DRPT	bit63-32: drv	bit 7- 0: drt bit31- 8: drp	ストア値等マジック値 格納先REG種別 格納先REG番号
0x0000057 - 50	SubCore#0 L2ct.DADR, REPL		bit 0: repl_nc bit 1: repl_dirty bit63-32: repl_daddr bit31-24: repl_way	non-cacheable 追い出し指示 追い出しway#
0x000005f - 58	SubCore#0 L2ct.DMKH, DMKL	bit63-32: dmkh	bit31- 0: dmkl	追い出しライン部分有効バイトマスク
0x0000077 - 60	未使用			
0x000007f - 78	SubCore#0 L2ct.0000		bit 1- 0: v  bit 5- 4: stat  bit 7 : flush bit13- 8: t bit17-14: type bit23-18: opod bit25-24: at bit31-26: len	processorから3書込時はstatに1を指定 processorから0書込時, M_STAT無変更時はstatに3を指定 M_STAT=0変更時はstatに0を指定 hostからstatを更新する際にvも変更されるがprocessorはvを参照しない (内部的なvを参照するのみ)  processorから3書込時はM_STATをコピー hostからの場合はそのままM_STATに伝搬 FLUSH指示 遅延調整タイム メモリ要求種別 メモリ要求詳細 メモリ要求アーキテクチャ識別子 メモリ要求長
0x00000bf - 80	SubCore#1 L2ct領域			SubCore#0に同じ
0x00000ff - c0	SubCore#1 L2bf領域			SubCore#0に同じ
0x0000100 : 0x0000fff	未使用			
0x000107f - 00	SubCore#0 BAR2制御レジスタ			
0x00010ff - 80	SubCore#1 BAR2制御レジスタ			SubCore#0に同じ
0x0001fff : 0x000ffff	未使用			64KB空間




図 18.32: 記憶階層間のキャッシュライン転送手順

### 18.4 GP5V330MF/GP800Mシステムの記憶

本章では、主記憶アドレスに関連する記憶に関して説明する。アドレス計算は32ビットでラップ・アラウンドする。2,4,8バイトをそれぞれ半語、語、倍長語と呼ぶ。半語、語、倍長語は任意のアドレスから始まるバイト位置に置けるのではなく、決まったアドレスの場所のみに置くことができる。すなわち、0番地、または、それぞれ2,4,8の倍数のアドレスから始まる場所にしか置けない。レジスタの各ビットとの関係はリトルエンディアンに従う。また、アドレスのタイプは実アドレスである。主記憶アドレス空間は、表 18.11の通りである。このうち、キャッシュابل主記憶アドレス空間の読み出しは、プロセッサ内蔵キャッシュ、外部キャッシュ、PCI-HOST主記憶装置の優先順に行われる。主記憶アドレス空間への書き込みは、内蔵キャッシュから外部キャッシュへはストアスワップ、外部キャッシュから主記憶へもストアスワップ方式に従う。プロセッサ内蔵キャッシュと外部キャッシュのインタフェースは、表 18.12に示すZBT-SSRAM空間に配置される。なお、この空間はGP5V330MF/GP800M毎に存在する。PCI-HOSTが複数枚のGP5V330MF/GP800Mを搭載し、各SubCoreが各FPGAに実装される場合、各空間にはSubCore#0とSubCore#1に対応する領域のみが存在する。図 18.32に、記憶階層間のキャッシュライン転送手順の詳細を示す。



### 18.4.1 内蔵キャッシュ

内蔵命令キャッシュは4ウェイ物理アドレスキャッシュ構成、内蔵データキャッシュは、1ウェイの通常物理アドレスキャッシュにソフトウェア制御可能領域（読み込み専用が9ウェイ分）を加えた構成である。各ウェイのラインサイズは64バイト、容量は4Kバイトである。

内蔵命令キャッシュの読み出しに際してキャッシュミスが検出された場合、最終的に外部キャッシュから転送される有効ラインの格納先となる入れ換え対象ラインが4ウェイの中からLRUアルゴリズムに基づいて決定される。有効ラインの読み出し要求が、読み出し主記憶アドレスとともに外部メモリインタフェースにキューイング (L2\_ctl.v=3, stat=1, M\_STAT=1, type) される。外部キャッシュから到着した有効ラインは一旦外部メモリインタフェース内バッファ (L2\_ctl.dline) に格納される。プロセッサ機能は、M\_STAT=3による通知を受けて、内蔵命令キャッシュの入れ換え対象ラインに書き込む。

内蔵データキャッシュは1ウェイの通常物理アドレスキャッシュであるため、読み出しに際してキャッシュミスが検出された場合、最終的に外部キャッシュから転送される有効ラインの格納先は一意に決まる。入れ換え対象ラインがダーティラインである場合、入れ換え対象ラインの内容が外部メモリインタフェース内バッファ (L2\_ctl.dline) に書き込まれ、外部キャッシュへの追い出しおよび有効ラインの読み出し要求が、追い出し先主記憶アドレス、読み出し主記憶アドレス、書き込み先ウェイ番号 (L2\_ctl.repl\_daddr, L2\_ctl.addr, L2\_ctl.repl\_way) とともに外部メモリインタフェースにキューイング (L2\_ctl.v=3, stat=1, M\_STAT=1, type) される。一方、入れ換え対象ラインがダーティラインでない場合、有効ラインの読み出し要求が、読み出し主記憶アドレスとともに外部メモリインタフェースにキューイング (L2\_ctl.v=3, stat=1, M\_STAT=1, type) される。外部キャッシュから到着した有効ラインは一旦外部メモリインタフェース内バッファ (L2\_ctl.dline) に格納される。プロセッサ機能は、M\_STAT=2による通知を受けて、内蔵キャッシュの入れ換え対象ラインに書き込む。

内蔵データキャッシュへの書き込みに際してキャッシュミスが検出された場合も同様にキューイングされる。外部キャッシュから到着した有効ラインは一旦外部メモリインタフェース内バッファ (L2\_ctl.dline) に格納される。プロセッサ機能は、M\_STAT=2による通知を受けて、内蔵キャッシュの入れ換え対象ラインに、ストアデータとともに書き込む。また、入れ換え対象ラインのダーティビットをセットする。

なお、プロセッサ機能が命令フェッチやロード命令を投機実行する場合、外部メモリインタフェースに一旦キューイング (L2\_ctl.v=3, stat=1, M\_STAT=1, type) された読み出し要求が、プロセッサ機能により消去 (L2\_ctl.opcd=15 または L2\_ctl.type=8 の場合に、L2\_ctl.v=0, stat=3 指定により stat=M\_STAT) されることがある。この操作によっても、外部キャッシュの動作が停止することは保証されず、後述の動作により M\_STAT=2/3 が報告されることがある。プロセッサ機能が、読み出し要求を消去した後に、外部メモリインタフェースに対して新たな要求をキューイングする際には、M\_STAT が busy (=1) でないことを確認しなければならない。

### 18.4.2 外部キャッシュ

命令/データ共用外部キャッシュは、ダイレクトマップの物理アドレスキャッシュ、ラインサイズは64バイト、容量は2Mバイトである。

外部メモリインタフェースに読み出し要求がキューイング (L2\_ctl.v=3, stat=1, M\_STAT=1, type) されている場合、外部キャッシュが検査される。キャッシュヒットの場合、当該ラインの内容が外部メモリインタフェース内バッファ (L2\_ctl.dline) に格納され、内蔵キャッシュに対して有効ラインの到着がM\_STAT=2/3により通知される。外部キャッシュミスが検出された場合で、入れ換え対象ライン（ダイレクトマップなので一意に決まる）がさらにダーティラインである場合、入れ換え対象ラインの内容が主記憶インタフェース内バッファ (MM\_ctl.dline) に読み出され、主記憶への追い出しおよび有効ラインの読み出し要求が、追い出し先主記憶アドレスおよび読み出し主記憶アドレスとともに主記憶インタフェース (MM\_ctl.repl\_daddr, MM\_ctl.addr) にキューイングされる。一方、入れ換え対象ラインがダーティラインでない場合、有効ラインの読み出し要求が、読み出し主記憶アドレスとともに主記憶インタフェースにキューイングされる。

主記憶から到着した有効ラインは一旦主記憶インタフェース内バッファ (MM\_ctl.dline) に格納され、外部キャッシュの入れ換え対象ラインに書き込まれるとともに、外部メモリインタフェース内バッファ (L2\_ctl.dline)



に格納され、内蔵キャッシュに対して有効ラインの到着が M\_STAT=2/3 により通知される。

外部メモリインタフェースに追い出し要求がキューイングされている場合、追い出し先となる外部キャッシュが検査される。外部キャッシュミスが検出された場合で、入れ換え対象ライン（ダイレクトマップなので一意に決まる）がさらにダーティラインである場合、入れ換え対象ラインの内容が主記憶インタフェース内バッファ（MM\_ctl.dline）に読み出され、主記憶への追い出し要求が、追い出し先主記憶アドレスとともに主記憶インタフェースにキューイングされる。一方、入れ換え対象ラインがダーティラインでない場合、または、外部キャッシュヒットの場合、外部メモリインタフェース内バッファ（L2\_ctl.dline）の内容が入れ換え対象ラインに格納され、入れ換え対象ラインのダーティビットがセットされる。

なお、前章において説明した通り、ZBT-SSRAM 空間は PCI-HOST が直接参照/更新することができる。外部メモリインタフェースを含む外部キャッシュの制御は、ソフトウェアとして PCI-HOST 上に実装してもよいし、ハードウェアとして XC5V330T 上に実装してもよい。1次キャッシュミスに要する実サイクル数を減らす必要がある場合には、後者の構成が望ましい。ただし、後者の構成とする場合には、ZBT-SSRAM 空間に主記憶インタフェースを追加する必要がある。

### 18.4.3 主記憶

主記憶を管理する PCI-HOST は、主記憶インタフェースに読み出し要求がキューイングされている場合、主記憶から該当ラインを読み出し、主記憶インタフェース内バッファ（MM\_ctl.dline）に格納した後に外部キャッシュ制御部に対して有効ラインの到着を通知する。また、主記憶インタフェースに追い出し要求がキューイングされている場合、主記憶インタフェース内バッファ（MM\_ctl.dline）から主記憶に書き込みを行った後に外部キャッシュ制御部に対して書き込み完了を通知する。

### 18.4.4 システムコール時の動作

プロセッサ機能が SWI 命令を検出し PCI-HOST にシステムコールを実行させる場合、PCI-HOST に通知する前にプロセッサ機能が内蔵キャッシュの内容をフラッシュし、最新データが外部キャッシュまたは主記憶上に格納されている状態を保証しなければならない。SWI 命令によるプロセッサ機能の停止を検出した PCI-HOST は、必要に応じて外部キャッシュのダーティラインを主記憶装置に書き出し、外部キャッシュの該当ラインを無効化した上でシステムコールを実行し、当該プロセッサ機能に対して継続実行要求またはリスタート要求（longjump 時のみ）を発行しなければならない。

表 18.13: 制御レジスタ

BAR2内アドレス	説明	プロセッサR/W	PCI-HOSTR/W
プロセッサ制御レジスタ			
0x0000007 - 00	(h_c) bit 3- 0	-未使用-	-未使用-
	h_p bit15- 4	R	W
	h_s bit31-16	R	W
0x000000f - 08	h_param 下位4バイト	R	W
0x0000017 - 10	h_control 下位4バイト	R	W
0x0000027 - 20	pe0_reset bit15- 0	—	W
0x000002f - 28	rx_reset bit0	—	W
0x0000037 - 30	tx_reset bit0	—	W
システムコール制御レジスタ			
0x0000047 - 40	(c_stat) bit 3- 0	-未使用-	-未使用-
	(a_stat) bit 9- 4	-未使用-	-未使用-
	f_stat bit15-10	W	R (h_p非0書込時busy)
	s_stat bit23-16	W	R (h_s非0書込時busy)
	p_ipctv bit27-24	W	R
	p_ipctb bit31-28	W	R
0x000004f - 48	p_param 下位4バイト	W	R
0x0000057 - 50	ipctbase 下位4バイト	W	R
0x000005f - 58	ipctlen 下位4バイト	W	R
0x0000067 - 60	ipctnpc 下位4バイト	W	R
0x000006f - 68	ipcttar 下位4バイト	W	R
0x0000077 - 70	-未使用-	-未使用-	-未使用-
0x000007f - 78	aurorastat 下位4バイト	W	R

## 18.5 GP5V330MF/GP800Mシステムの制御

本章では、制御インタフェースについて説明する。制御インタフェースは、前述の BAR2 空間上に割り付けられた、プロセッサ制御レジスタ（ハードウェアモニタ制御レジスタ含む）およびシステムコール制御レジスタからなる。プロセッサ機能は、PCI-HOST からの制御情報（h\_p, h\_s, h\_param, h\_control）を受取り、また、PCI-HOST に対してプロセッサ機能の状態（f\_stat, s\_stat, p\_ipctv, p\_ipctb, その他 PE 間連携用レジスタ）を通知する。表 18.13 に各制御レジスタの詳細を示す。プロセッサ R/W の列は、プロセッサ機能側に許可されるアクセス種別、PCI-HOSTR/W の列は、PCI-HOST 側に許可されるアクセス種別を示す。なお、PCI-HOST が pe0\_rstcount に非ゼロの 16 ビット値を書き込んだ場合、プロセッサ機能に至る PE0\_RESET 信号がアサートされ、pe0\_rstcount がデクリメントされて 0 に達した後に PE0\_RESET 信号が解除される。

PCI-HOST が h\_p に対して FRV 制御コマンド（0x800 から 0xfff までのいずれか）を書き込んだ場合、f\_stat に 1（STATUS\_BUSY）がセットされ、その後、各機能毎に規定された値がセットされる。h\_s に対してハードウェアモニタ制御コマンドを書き込んだ場合、s\_stat に 1（STATUS\_BUSY）がセットされ、その後、各機能毎に規定された値がセットされる。

プロセッサ機能は、PCI-HOST からの h\_p または h\_s への書き込みに伴ってアサートされる前述の C\_XINT 信号により、h\_p または h\_s の更新を検知し、BAR2 空間を直接参照することにより、h\_p, h\_s, h\_param, h\_control を受け取る。なお、現時点では、h\_control の有効ビットは SINGLE\_CYCLE（ビット 1）である。SWI 命令を検知したプロセッサ機能は、SWI 命令が PCI-HOST により実行されるよう、FRV の場合は f\_stat=4（STATUS\_SWI）により PCI-HOST に対して SWI 情報を通知し、前述の C\_XINT 信号により PCI-HOST による SWI 命令の実行完了を待ち合わせる。SINGLE\_CYCLE が 1 の場合、1 サイクル動作後に、s\_stat=2（SCAN\_SINGLE\_STOP）または s\_stat=3（SCAN\_ERROR\_STOP）を通知する。ただし、ZBT-SSRAM のパースト転送を行う外部メモリインタフェースに関しては、1 サイクルで停止する保証はなく、引き続き 1 サイクル動作が論理的に矛盾しない範囲内において外部メモリインタフェースが複数サイクル動作後に停止状態に遷移することがある。

### 18.5.1 プロセッサ制御レジスタ

本インタフェースは、PCI-HOST による、プロセッサ機能の起動/停止、および、システムコール実行時のアーキテクチャレジスタの参照/更新のための論理インタフェースである。

#### PROC\_NOP

h_p	0x000
h_param	未使用

何もしない。f\_stat は変化しない。

#### PROC\_FRV\_CONTINUE

h_p	0x801
h_param	未使用

プロセッサ機能は停止状態から走行状態に移り、プロセッサ内部に保持されている実行開始アドレスから命令の実行を開始する。プロセッサが走行状態である時に本機能を指定した場合、実行結果は予測不能である。本機能の実行完了時に、f\_stat が 1 から 0 (STATUS\_NORMAL) に移行する。

#### PROC\_FRV\_RESTART

h_p	0x802
h_param	実行開始アドレス

プロセッサ機能は停止状態から走行状態に移り、h\_param により指定される実行開始アドレスから命令の実行を開始する。プロセッサ機能が走行状態である時に本機能を指定した場合、実行結果は予測不能である。本機能の実行完了時に、f\_stat が 1 から 0 (STATUS\_NORMAL) に移行する。

#### PROC\_FRV\_FLUSH\_STOP

h_p	0x803
h_param	未使用

本機能は、通常、システムリセット直後に発行される。プロセッサ機能は、内蔵キャッシュのダーティラインを外部キャッシュに書き出した後、全てのキャッシュラインを無効化し、走行状態から停止状態に移る。外部キャッシュ機能を PCI-HOST 上のソフトウェアとして実装している場合、Flush\_Stop 動作中に、L2\_ctl を通じて PCI-HOST に対して外部キャッシュへの追い出し要求が通知されることがある。本機能の実行中、f\_stat が 1 から 2 (STATUS\_FLUSH) に移行し、実行完了時に 3 (STATUS\_FLUSH\_END) に移行する。

#### PROC\_FRV\_STOP

h_p	0x804
h_param	未使用

プロセッサ機能は、内蔵キャッシュの状態を保持したままで、走行状態から停止状態に移る。本機能の実行完了時に、f\_stat が 1 から 5 (STATUS\_STOP) に移行する。

#### Alter-REG

h_p	0x9aX:FRV アーキテクチャレジスタ#0-15 0x9bX:FRV アーキテクチャレジスタ#16-31 0x9c0:FRV Link Register 0x9c1:FRV ICC0 0x9c2:FRV ICC1
h_param	書き込み値

h\_p で指定したプロセッサ内部のレジスタに値を書き込む。ただし、実行開始アドレスの指定には、前述したプロセッサ制御コマンドを使用しなければならない。本コマンドは、f\_stat に STATUS\_STOP, STATUS\_FLUSH\_STOP または STATUS\_SWI が表示されているときのみ受付可能である。本コマンド受付後、f\_stat は STATUS\_BUSY に遷移する。本コマンドの実行完了後、f\_stat は本コマンドを受け付けた時点の値に遷移する。

### Display-REG

h_p	0xaaX:FRV アーキテクチャレジスタ#0-15 0xabX:FRV アーキテクチャレジスタ#16-31 0xac0:FRV Link Register 0xac1:FRV ICC0 0xac2:FRV ICC1
h_param	未使用

h\_p で指定したプロセッサ内部のレジスタから p\_param へ値を読み出す。本コマンドは、f\_stat に STATUS\_STOP, STATUS\_FLUSH\_STOP または STATUS\_SWI が表示されているときのみ受付可能である。本コマンド受付後、f\_stat は STATUS\_BUSY に遷移する。本コマンドの実行完了後、f\_stat は本コマンドを受け付けた時点の値に遷移する。

### 未定義機能

未定義機能を指定した場合、実行結果は予測不能である。

## 18.5.2 ハードウェアモニタ制御レジスタ

本インタフェースは、PCI-HOSTがプロセッサ機能の内部状態を把握するための論理インタフェースである。PCI-HOSTが SINGLE\_CYCLE をアサートした状態でプロセッサを起動すると、s\_stat=2 (SCAN\_SINGLE\_STOP) または s\_stat=3 (SCAN\_ERROR\_STOP) が通知され、プロセッサ機能は停止状態となる。この状態において、以後、PCI-HOST が以下の機能を利用することができる。

### SCAN\_NOP

h_s	0x0000
-----	--------

何もしない。s\_stat は変化しない。

### SCAN\_STEP

h_s	0x0001
-----	--------

s\_stat=2 (SCAN\_SINGLE\_STOP) または s\_stat=3 (SCAN\_ERROR\_STOP) が通知されている状態において、さらに1サイクル実行する。s\_stat=1 (SCAN\_BUSY) を経て、本機能の実行完了時に、s\_stat=2 (SCAN\_SINGLE\_STOP) または s\_stat=3 (SCAN\_ERROR\_STOP) が通知される。

## 内部ラッチ書き込み

h_s	0x0500-0x05ff: SCAN_FRVIA1 グループ
h_s	0x0600-0x06ff: SCAN_FRVIF1 グループ
h_s	0x0700-0x07ff: SCAN_FRVDECODE グループ
h_s	0x1800-0x1fff: SCAN_SEL_READ グループ
h_s	0x2000-0x20ff: SCAN_EXEC_BRC グループ
h_s	0x2100-0x21ff: SCAN_EXEC_SFM グループ
h_s	0x2200-0x22ff: SCAN_EXEC_ALU グループ
h_s	0x2300-0x23ff: SCAN_EXEC_EAG グループ
h_s	0x2400-0x24ff: SCAN_EXEC_ME1 グループ
h_s	0x2500-0x25ff: SCAN_EXEC_ME2 グループ
h_s	0x2600-0x26ff: SCAN_EXEC_ME3 グループ
h_s	0x2700-0x27ff: SCAN_EXEC_ME4 グループ
h_s	0x2800-0x28ff: SCAN_EXEC_OP1 グループ
h_s	0x2900-0x29ff: SCAN_L2CT グループ
h_s	0x3800-0x3fff: SCAN_FRVIFCACHE_TAG グループ
h_s	0x5000-0x5fff: SCAN_FRVIFCACHE_DAT グループ
h_s	0x6000-0x7fff: SCAN_OPCACHE グループ
h_param	書き込み値

s\_stat=2 (SCAN\_SINGLE\_STOP) または s\_stat=3 (SCAN\_ERROR\_STOP) が通知されている状態において、内部状態に h\_param を書き込む。s\_stat=1 (SCAN\_BUSY) を経て、本機能の実行完了時に、s\_stat=2 (SCAN\_SINGLE\_STOP) または s\_stat=3 (SCAN\_ERROR\_STOP) が通知される。内部状態は h\_s により選択される。グループ内の詳細な状態割り当てについては別途規定する。

## 内部ラッチ読み出し

h_s	0x8000   0x0500-0x05ff: SCAN_FRVIA1 グループ
h_s	0x8000   0x0600-0x06ff: SCAN_FRVIF1 グループ
h_s	0x8000   0x0700-0x07ff: SCAN_FRVDECODE グループ
h_s	0x8000   0x1800-0x1fff: SCAN_SEL_READ グループ
h_s	0x8000   0x2000-0x20ff: SCAN_EXEC_BRC グループ
h_s	0x8000   0x2100-0x21ff: SCAN_EXEC_SFM グループ
h_s	0x8000   0x2200-0x22ff: SCAN_EXEC_ALU グループ
h_s	0x8000   0x2300-0x23ff: SCAN_EXEC_EAG グループ
h_s	0x8000   0x2400-0x24ff: SCAN_EXEC_ME1 グループ
h_s	0x8000   0x2500-0x25ff: SCAN_EXEC_ME2 グループ
h_s	0x8000   0x2600-0x26ff: SCAN_EXEC_ME3 グループ
h_s	0x8000   0x2700-0x27ff: SCAN_EXEC_ME4 グループ
h_s	0x8000   0x2800-0x28ff: SCAN_EXEC_OP1 グループ
h_s	0x8000   0x2900-0x29ff: SCAN_L2CT グループ
h_s	0x8000   0x3800-0x3fff: SCAN_FRVIFCACHE_TAG グループ
h_s	0x8000   0x5000-0x5fff: SCAN_FRVIFCACHE_DAT グループ
h_s	0x8000   0x6000-0x7fff: SCAN_OPCACHE グループ
h_param	未使用

s\_stat=2 (SCAN\_SINGLE\_STOP) または s\_stat=3 (SCAN\_ERROR\_STOP) が通知されている状態において、内部状態を p\_param に読み出す。s\_stat=1 (SCAN\_BUSY) を経て、本機能の実行完了時に、s\_stat=2 (SCAN\_SINGLE\_STOP) または s\_stat=3 (SCAN\_ERROR\_STOP) が通知される。内部状態は h\_s により選択される。グループ内の詳細な状態割り当てについては別途規定する。

### 18.5.3 システムコール制御レジスタ

STATUS\_SWI が f\_stat に表示され、PCI-HOST がプロセッサ機能からシステムコール要求を受けた場合、PCI-HOST は、主記憶アドレス 0x0f004000（ノンキャッシュابل空間）の内容により指定されたシステムコールを実行しなければならない。システムコール検出時には、プロセッサ内部の一次キャッシュは無効化されているものの、外部キャッシュにはダーティラインが残っている可能性がある。このため、PCI-HOST は、システムコールを実行する前に、ダーティラインを主記憶に追い出し、外部キャッシュを全て無効化しなければならない。もちろん、システムコール実行による主記憶内容更新の影響範囲を把握できる場合には、該当範囲のキャッシュラインのみを無効化すればよい。また、Exit を除くシステムコールについては、戻り値を主記憶アドレス 0x0f004020 に書き込んだ後、PROC\_FRV\_CONTINUE によりプロセッサを再スタート（Longjmp の場合は PROC\_FRV\_RESTART）しなければならない。

#### Exit

0x0f004000	1
0x0f004010-401f	未使用

プロセッサ機能がプログラムにより指定された停止命令を実行したことを示す。引続きプログラムを実行するためには、PCI-HOST はプロセッサ機能に対し、PROC\_FRV\_FLUSH\_STOP および PROC\_FRV\_RESTART を発行して内部状態をリセットしなければならない。本手順を行わずに PROC\_FRV\_CONTINUE 等により実行を再開した場合、実行結果は予測不能である。

#### Read

0x0f004000	3
0x0f004010	ファイルディスクリプタ
0x0f004014	転送先先頭物理アドレス
0x0f004018	バイト数
0x0f00401c	未使用

入力装置から主記憶へのデータ転送要求である。主記憶への書き込みを伴うため、実行前に、影響を受ける範囲の外部キャッシュのダーティラインについては追い出しおよび無効化が必要である。

#### Write

0x0f004000	4
0x0f004010	ファイルディスクリプタ
0x0f004014	転送元先頭物理アドレス
0x0f004018	バイト数
0x0f00401c	未使用

主記憶から出力装置へのデータ転送要求である。主記憶からの読み出しを伴うため、実行前に、参照される範囲の外部キャッシュのダーティラインについては追い出しが必要である。

#### Open

0x0f004000	5
0x0f004010	ファイル名先頭物理アドレス
0x0f004014	第 2 引数
0x0f004018	第 3 引数
0x0f00401c	未使用

ファイルオープン要求である。



**Close**

0x0f004000	6
0x0f004010	ファイルディスクリプタ
0x0f004014-401f	未使用

ファイルクローズ要求である。

**Fstat**

0x0f004000	7
0x0f004010	ファイルディスクリプタ
0x0f004014	格納先先頭物理アドレス
0x0f004018-401f	未使用

ファイル状態の取得要求である。

**Stat**

0x0f004000	8
0x0f004010	ファイル名先頭物理アドレス
0x0f004014	格納先先頭物理アドレス
0x0f004018-401f	未使用

ファイル状態の取得要求である。

**Access**

0x0f004000	9
0x0f004010	ファイル名先頭物理アドレス
0x0f004014	ファイルモード
0x0f004018-401f	未使用

ファイルのアクセシビリティ検査要求である。

**Fopen**

0x0f004000	10
0x0f004010	ファイル名先頭物理アドレス
0x0f004014	ファイルモード指定文字列先頭物理アドレス
0x0f004018-401f	未使用

ファイルオープン要求である。

**Freopen**

0x0f004000	32
0x0f004010	ファイル名先頭物理アドレス
0x0f004014	ファイルモード指定文字列先頭物理アドレス
0x0f004018	オープン済ファイルポインタ
	0xf0 ⇒ stdin, 0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え。その他⇒無変更
0x0f00401c	未使用

ファイル再オープン要求である。



**Fread**

0xf004000	11
0xf004010	格納先先頭物理アドレス
0xf004014	ブロックサイズ
0xf004018	ブロック数
0xf00401c	ファイルポインタ
0xf0 ⇒ stdin に読み替え. その他⇒無変更	

ファイル読み込み要求である. 主記憶への書き込みを伴うため, 実行前に, 影響を受ける範囲の外部キャッシュのダーティラインについては追い出しおよび無効化が必要である.

**Fgets**

0xf004000	12
0xf004010	格納先先頭物理アドレス
0xf004014	バイト数
0xf004018	ファイルポインタ
0xf0 ⇒ stdin に読み替え. その他⇒無変更	
0xf00401c	未使用

ファイル読み込み要求である. 主記憶への書き込みを伴うため, 実行前に, 影響を受ける範囲の外部キャッシュのダーティラインについては追い出しおよび無効化が必要である. また, 戻り値が0以外の場合, PCIホストにおける fgets() の戻り値をプロセッサの主記憶物理アドレスに変換した値を 0xf004020 に格納しなければならない.

**Fgetc**

0xf004000	13
0xf004010	ファイルポインタ
0xf0 ⇒ stdin に読み替え. その他⇒無変更	
0xf004014-401f	未使用

ファイル読み込み要求である.

**Ungetc**

0xf004000	14
0xf004010	取消文字
0xf004014	ファイルポインタ
0xf0 ⇒ stdin に読み替え. その他⇒無変更	
0xf004018-401f	未使用

ファイル読み込み取消要求である.

**Getchar**

0xf004000	15
0xf004010-401f	未使用

標準入力読み込み要求である.

**Fwrite**

0x0f004000	16
0x0f004010	先頭物理アドレス
0x0f004014	ブロックサイズ
0x0f004018	ブロック数
0x0f00401c	ファイルポインタ
0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更	

ファイル書き込み要求である。主記憶からの読み出しを伴うため、実行前に、参照される範囲の外部キャッシュのダーティラインについては追い出しが必要である。

**Fputs**

0x0f004000	17
0x0f004010	先頭物理アドレス
0x0f004014	ファイルポインタ
0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更	
0x0f004018-401f	未使用

ファイル書き込み要求である。主記憶からの読み出しを伴うため、実行前に、参照される範囲の外部キャッシュのダーティラインについては追い出しが必要である。

**Puts**

0x0f004000	31
0x0f004010	先頭物理アドレス
0x0f004014-401f	未使用

標準出力書き込み要求である。主記憶からの読み出しを伴うため、実行前に、参照される範囲の外部キャッシュのダーティラインについては追い出しが必要である。

**Fputc**

0x0f004000	18
0x0f004010	出力文字
0x0f004014	ファイルポインタ
0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更	
0x0f004018-401f	未使用

ファイル書き込み要求である。

**Putchar**

0x0f004000	19
0x0f004010	出力文字
0x0f004014-401f	未使用

標準出力書き込み要求である。

**Fflush**

0x0f004000	20
0x0f004010	ファイルポインタ
0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更	
0x0f004014-401f	未使用

ファイルフラッシュ要求である。

**Fseek**

0x0f004000	21
0x0f004010	ファイルポインタ 0xf0 ⇒ stdin, 0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004014	オフセット
0x0f004018	ポジション指定
0x0f00401c	未使用

ファイルシーク要求である.

**Ftell**

0x0f004000	22
0x0f004010	ファイルポインタ 0xf0 ⇒ stdin, 0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004014-401f	未使用

ファイルポジション通知要求である.

**Fgetpos**

0x0f004000	39
0x0f004010	ファイルポインタ 0xf0 ⇒ stdin, 0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004014	格納先主記憶物理アドレス
0x0f004018-401f	未使用

ファイルポジション通知要求である.

**Rewind**

0x0f004000	33
0x0f004010	ファイルポインタ 0xf0 ⇒ stdin, 0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004014-401f	未使用

ファイルリワインド要求である.

**Fclose**

0x0f004000	23
0x0f004010	ファイルポインタ 0xf0 ⇒ stdin, 0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004014-401f	未使用

ファイルクローズ要求である.

**Clearerr**

0x0f004000	24
0x0f004010	ファイルポインタ 0xf0 ⇒ stdin, 0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004014-401f	未使用

ファイルエラー状態消去要求である.

**Error**

0x0f004000	25
0x0f004010	ファイルポインタ 0xf0 ⇒ stdin, 0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004014-401f	未使用

ファイルエラー状態通知要求である.

**Fileno**

0x0f004000	26
0x0f004010	ファイルポインタ 0xf0 ⇒ stdin, 0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004014-401f	未使用

ファイルディスクリプタ通知要求である.

**Feof**

0x0f004000	28
0x0f004010	ファイルポインタ 0xf0 ⇒ stdin, 0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004014-401f	未使用

ファイル終端検査要求である.

**Unlink**

0x0f004000	27
0x0f004010	ファイル名先頭物理アドレス
0x0f004014-401f	未使用

ファイル削除要求である.

**Remove**

0x0f004000	38
0x0f004010	ファイル名先頭物理アドレス
0x0f004014-401f	未使用

ファイル削除要求である.

**Rename**

0x0f004000	29
0x0f004010	旧ファイル名先頭物理アドレス
0x0f004014	新ファイル名先頭物理アドレス
0x0f004018-401f	未使用

ファイル改名要求である.

**Time**

0x0f004000	30
0x0f004010	格納先先頭物理アドレス
0x0f004014-401f	未使用

時刻取得要求である. 0x0f004010 が 0 の場合, 格納先物理アドレスも 0 である.

**Mktemp**

0x0f004000	34
0x0f004010	ファイル名テンプレート先頭物理アドレス
0x0f004014-401f	未使用

一時ファイル作成要求である。返り値が0以外の場合、PCIホストにおけるmktemp()の返り値をプロセッサの主記憶物理アドレスに変換した値をレジスタ#0に格納しなければならない。

**Tmpfile**

0x0f004000	35
0x0f004010-401f	未使用

ファイルポインタ通知要求である。

**Isatty**

0x0f004000	36
0x0f004010	ファイルディスクリプタ
0x0f004014-401f	未使用

ファイルディスクリプタ検査要求である。

**Ttyname**

0x0f004000	37
0x0f004010	ファイルディスクリプタ
0x0f004014-401f	未使用

デバイス名通知要求である。返り値が0以外の場合、PCIホストにおけるttyname()の返り値をプロセッサの主記憶物理アドレスに変換した値を0x0f004020に格納しなければならない。

**未定義**

0x0f004000が未定義の場合は、ハードウェア異常である。



## Chapter 19

# 回路規模・電力評価モデル

本章では、C-RTL モデルに対して回路規模および電力パラメータを付与するための回路規模・電力評価モデルについて説明する。

### 19.1 ASIC モデル

FPGA モデルに用いた Verilog 記述を ASIC ライブラリと組み合わせて合成配置配線することにより、LSI として実現した場合の回路規模を評価することができる。また、ネットリストと ASIC ライブラリの電力モデルを組み合わせることにより、ゲートレベルの電力評価を行い、前述した各回路ブロックの電力パラメータを取得できる。以下、本モデルを ASIC モデルと呼ぶことにする。回路規模の見積りと、C-RTL モデルにより得られる実用アプリケーション実行時のサイクル数を組み合わせることにより、回路規模あたりの実効性能について LAPP とメニコア（LAPP 初段のみを LAPP と同一回路規模分並置した構成）を比較できる。また、FPGA モデルにより妥当性を裏付けられた C-RTL モデルに対し、さらに、取得した電力パラメータを組み込むことにより、実用アプリケーション走行時の消費電力を見積もり、同様に LAPP とメニコアを比較できる。図 19.1 にフロントエンドのブロック図、図 19.2 にアレイ演算部のブロック図を示す。

### 19.2 回路規模パラメータ

Chapter17 において各回路ブロックの説明を行った。各回路ブロックに関連付けられる回路規模パラメータは、表 19.1 の通りである。

### 19.3 電力パラメータ

各回路ブロックに関連付けられる電力パラメータは、表 19.2 の通りである。なお、各電力パラメータを各回路ブロックの動作サイクル数に乗じた合計が電力量（表 19.3 および表 19.4）である。動作サイクル数は以下の各モードが占める割合により、回路ブロック毎に異なる。以下、動作サイクル数の集計方法について説明する。

非アレイモード (**Normal**) = LAPP 初段のみが VLIW 命令を実行している状態

演算器ネットワーク設定モード (**NW**) = DCPL 命令を検出してから無条件後方分岐命令を検出するまでの状態（10.2.3 節に対応）

アレイ演算モード (**Array**) = 無条件後方分岐命令を検出して非アレイ動作に復帰するまでの状態（10.2.2 節および 10.2.4 節に対応）。ただし、10.2.3 節の動作と 10.2.2 節の動作はオーバーラップするため、10.2.2 節の動作時間全体がアレイ演算モードに計上されるのではないことに注意。






図 19.1: LAPP フロントエンド・ブロック図

表 19.1: 回路規模パラメタ

パラメタ名	設定値 (unit)	説明
AREA_IA_IF_DECODE	608+33613+16718	pipe_frvia, pipe_frivf, pipe_frvdecode におけるメモリ (命令キャッシュおよび分岐予測表) を除く基本回路のゲート数
AREA_F1	36467	命令キャッシュおよび分岐予測表の換算ゲート数
AREA_L1	51723	サブコア毎のオペランドキャッシュの換算ゲート数
AREA_REGFILE	56252	初段レジスタファイルのゲート数
AREA_SELRD	16718	pipe_frvdecode の機能のうち、各段間演算器ネットワークの設定に関する回路のゲート数
AREA_PREG_EAG	740	各 EAG 入力レジスタおよび関連セクタのゲート数
AREA_PREG_AL2	740	各 AL2 入力レジスタおよび関連セクタのゲート数
AREA_PREG_AL3	740	各 AL3 入力レジスタおよび関連セクタのゲート数
AREA_PREG_AL4	740	各 AL4 入力レジスタおよび関連セクタのゲート数
AREA_PREG_ME1	723	各 ME1 入力レジスタおよび関連セクタのゲート数
AREA_PREG_ME2	723	各 ME2 入力レジスタおよび関連セクタのゲート数
AREA_PREG_ME3	723	各 ME3 入力レジスタおよび関連セクタのゲート数
AREA_PREG_ME4	723	各 ME4 入力レジスタおよび関連セクタのゲート数
AREA_PREG_BRC	740	各 BRC 入力レジスタおよび関連セクタのゲート数
AREA_EXEC_EAG	1260	各 EAG 演算器本体のゲート数
AREA_EXEC_AL2	6600	各 AL2 演算器本体のゲート数
AREA_EXEC_AL3	6600	各 AL3 演算器本体のゲート数
AREA_EXEC_AL4	6600	各 AL4 演算器本体のゲート数
AREA_EXEC_ME1	5040	各 ME1 演算器本体のゲート数 (Float 演算器も同一と仮定)
AREA_EXEC_ME2	5040	各 ME2 演算器本体のゲート数
AREA_EXEC_ME3	5040	各 ME3 演算器本体のゲート数 (Float 演算器も同一と仮定)
AREA_EXEC_ME4	5040	各 ME4 演算器本体のゲート数
AREA_EXEC_BRC	747	各 BRC 演算器本体のゲート数
AREA_L0	14245	各 L0 キャッシュのゲート数
AREA_OOP4	1000	各 oop4 伝搬機能のゲート数
初段合計	284147	
次段以降各段合計	88777	




図 19.2: LAPP アレイ演算部・ブロック図

表 19.2: 電力パラメタ

パラメタ名	設定値 (unit/cycle)	説明
POWER_IA_IF_DECODE	36+1125+654	pipe_frvia, pipe_frivif, pipe_frvdecode におけるメモリ (命令キャッシュおよび分岐予測表) を除く基本回路の電力
POWER_F1_ACTIVE	9440	命令キャッシュおよび分岐予測表の通常時電力
POWER_F1_INACTIVE	3147	命令キャッシュおよび分岐予測表のスリープモード時電力
POWER_L1	10532	サブコア毎のオペランドキャッシュの通常時電力
POWER_REGFILE_ACTIVE	1900	初段レジスタファイルの通常時電力
POWER_REGFILE_INACTIVE	633	初段レジスタファイルのスリープモード時電力
POWER_SELRD	1840	pipe_frvdecode の機能のうち、各段間演算器ネットワークの設定に関する回路の電力
POWER_PREG_EAG	30	各 EAG 入力レジスタおよび関連セクタの電力
POWER_PREG_AL2	30	各 AL2 入力レジスタおよび関連セクタの電力
POWER_PREG_AL3	30	各 AL3 入力レジスタおよび関連セクタの電力
POWER_PREG_AL4	30	各 AL4 入力レジスタおよび関連セクタの電力
POWER_PREG_ME1	30	各 ME1 入力レジスタおよび関連セクタの電力
POWER_PREG_ME2	30	各 ME2 入力レジスタおよび関連セクタの電力
POWER_PREG_ME3	30	各 ME3 入力レジスタおよび関連セクタの電力
POWER_PREG_ME4	30	各 ME4 入力レジスタおよび関連セクタの電力
POWER_PREG_BRC	30	各 BRC 入力レジスタおよび関連セクタの電力
POWER_EXEC_EAG	80	各 EAG 演算器本体の電力
POWER_EXEC_AL2	650	各 AL2 演算器本体の電力
POWER_EXEC_AL3	650	各 AL3 演算器本体の電力
POWER_EXEC_AL4	650	各 AL4 演算器本体の電力
POWER_EXEC_ME1	436	各 ME1 演算器本体の電力 (Float 演算電力も同一と仮定)
POWER_EXEC_ME2	436	各 ME2 演算器本体の電力
POWER_EXEC_ME3	436	各 ME3 演算器本体の電力 (Float 演算電力も同一と仮定)
POWER_EXEC_ME4	436	各 ME4 演算器本体の電力
POWER_EXEC_BRC	36	各 BRC 演算器本体の電力
POWER_L0	1420	各 L0 キャッシュの電力
POWER_OOP4	122	各 oop4 伝搬機能の電力

表 19.3: 初段の電力量集計

命令関連	= POWER_IA_IF_DECODE + POWER_SELRD	* (Normal + NW) * (Normal + NW)
命令 cache 関連	= POWER_F1_ACTIVE + POWER_F1_INACTIVE	* (Normal + NW) * (Array)
データ cache 関連	= POWER_L1 + POWER_L0 + POWER_OOP4	* (Normal + NW + Array) * (L0 キャッシュ動作サイクル数) * (oop4 伝搬機能動作サイクル数)
レジスタ関連	= POWER_REGFILE_ACTIVE + POWER_REGFILE_INACTIVE + POWER_PREG_EAG + POWER_PREG_AL2 + POWER_PREG_AL3 + POWER_PREG_AL4 + POWER_PREG_ME1 + POWER_PREG_ME2 + POWER_PREG_ME3 + POWER_PREG_ME4 + POWER_PREG_BRC	* (Normal + NW) * (Array) * (EAG 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3) * (AL2 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数) * (AL3 入力レジスタ#1 動作サイクル数 + #3 動作サイクル数) * (AL4 入力レジスタ#1 動作サイクル数 + #4 動作サイクル数) * (ME1 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3) * (ME2 入力レジスタ#1 動作サイクル数) * (ME3 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3) * (ME4 入力レジスタ#1 動作サイクル数) * (BRC 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数)
演算器関連	= POWER_EXEC_EAG + POWER_EXEC_AL2 + POWER_EXEC_AL3 + POWER_EXEC_AL4 + POWER_EXEC_ME1 + POWER_EXEC_ME2 + POWER_EXEC_ME3 + POWER_EXEC_ME4 + POWER_EXEC_BRC	* (EAG 演算器動作サイクル数) * (AL2 演算器動作サイクル数) * (AL3 演算器動作サイクル数) * (AL4 演算器動作サイクル数) * (ME1 演算器動作サイクル数) * (ME2 演算器動作サイクル数) * (ME3 演算器動作サイクル数) * (ME4 演算器動作サイクル数) * (BRC 演算器動作サイクル数)

表 19.4: 次段以降各段の電力量集計

命令関連	= POWER_SELRD	* (NW)
命令 cache 関連	= 0	
データ cache 関連	= POWER_L1	* (サブコア L1 キャッシュ使用サイクル数)
	+ POWER_L0	* (L0 キャッシュ動作サイクル数)
	+ POWER_OOP4	* (oop4 伝搬機能動作サイクル数)
レジスタ関連	= POWER_PREG_EAG	* (EAG 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3)
	+ POWER_PREG_AL2	* (AL2 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数)
	+ POWER_PREG_AL3	* (AL3 入力レジスタ#1 動作サイクル数 + #3 動作サイクル数)
	+ POWER_PREG_AL4	* (AL4 入力レジスタ#1 動作サイクル数 + #4 動作サイクル数)
	+ POWER_PREG_ME1	* (ME1 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3)
	+ POWER_PREG_ME2	* (ME2 入力レジスタ#1 動作サイクル数)
	+ POWER_PREG_ME3	* (ME3 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3)
	+ POWER_PREG_ME4	* (ME4 入力レジスタ#1 動作サイクル数)
	+ POWER_PREG_BRC	* (BRC 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数)
演算器関連	= POWER_EXEC_EAG	* (EAG 演算器動作サイクル数)
	+ POWER_EXEC_AL2	* (AL2 演算器動作サイクル数)
	+ POWER_EXEC_AL3	* (AL3 演算器動作サイクル数)
	+ POWER_EXEC_AL4	* (AL4 演算器動作サイクル数)
	+ POWER_EXEC_ME1	* (ME1 演算器動作サイクル数)
	+ POWER_EXEC_ME2	* (ME2 演算器動作サイクル数)
	+ POWER_EXEC_ME3	* (ME3 演算器動作サイクル数)
	+ POWER_EXEC_ME4	* (ME4 演算器動作サイクル数)
	+ POWER_EXEC_BRC	* (BRC 演算器動作サイクル数)

## 19.4 GP800M+GPSUB-ASICEDBにおけるASIC仕様




図 19.3: ASIC のブロック図兼フロアプラン

XC2V8000とGPSUB-ASICEDB(ドータボード)の物理インタフェースは、SSRAMインタフェース信号(110本)、および、プロセッサ制御インタフェース信号(40本)の合計150本からなる。さらに、スキャン用信号4本、テスト用信号10本、クロック、クリア、プリセットの3本を加えた合計167本が専用LSIに最低限必要なI/Oである。ドータボード上のHQFP240およびQFP208の各LSIソケットには、以上のI/Oが各々1組接続されており、XC2V8000から独立に制御できる。GP800M-PCI上のコネクタCN1およびCN2はHQFP240用、CN3およびCN4はQFP208用信号を収容する。ASICのI/Oには、駆動力2mAのドライバを推奨する。

# 19.5 HQFP240 パッケージ




図 19.4: HQFP240 のピン配置 (周辺の記号は XILINX の対応ピン)

ASIC (CE77:HQFP240) のピン配置制約 (富士通による) は次の通り。コア電圧は 2.5V。I/O は 3.3V。電源ピンを除く合計 198 ピンが CN1 および CN2 を経由して XC2V8000 に接続される。一般信号用のうち 150 ピンを SSRAM インタフェースおよび PCI インタフェースとして使用する。

- VDDI(2.5V) : 計 12 ピン (25, 36, 42, 77, 89, 101, 145, 156, 162, 197, 209, 221)
- VDDE(3.3V) : 計 10 ピン (6, 18, 54, 66, 114, 126, 138, 174, 186, 234)
- VSS: 計 20 ピン (7, 19, 30, 43, 55, 67, 78, 90, 102, 115, 127, 139, 150, 163, 175, 187, 198, 210, 222, 235)
- JTAG 用 TDI, TDO, TMS, TCK, TRST : 計 5 ピン (未使用時はプルアップ)
- テストピン XSM, XTST, SMCK, MST, SAT : 計 5 ピン (未使用時はプルアップ)
- クロック, クリア, プリセット入力ピン : 計 3 ピン (互いに隣接配置しない。1つの電源グループ内に配置できる本信号は最大 2ヶ所。電源ピン (VSS か VDD) に近接配置。入力ピンでガードする等により出力ピンから離す。隣接する電源グループの範囲内に出力バッファや入力クロックバッファを配置しない。出力/双方向/入力クロックバッファと入力クロックバッファを隣接配置しない)
- 一般信号用 : 残り 185 ピン。同時スイッチングする出力ピンおよび双方向ピンは、電源ピンに近接配

置. 電源ピンごとに分散配置. 電源グループに対する同時スイッチング出力バッファの許容本数を守る. 同時スイッチングする出力バッファや, その近傍の出力バッファを他 LSI のクロック入力としない. また, ドライブビリティの大きな出力ピンは中央に配置.

### 19.5.1 クロック情報

表 19.5: クロック情報

クロックピン名	クロックグループ名	周期 [ps]	Duty 変動	ジッタ [ps]	位相 [ps]
MCLK	-	15151.5ps	45%-55%	1000	0
TCK	-	15151.5ps	45%-55%	1000	0

### 19.5.2 消費電力

表 19.6: モジュール消費電力

モジュール名	基準周波数	動作率	モジュール名	基準周波数	動作率
pipe_armia	66MHz	20%	pipe_exec_alu	66MHz	20%
pipe_armif	66MHz	20%	pipe_exec_eag	66MHz	20%
pipe_armdecode	66MHz	20%	pipe_exec_sfm	66MHz	20%
pipe_hostdecode	66MHz	20%	pipe_exec_me1	66MHz	20%
pipe_map	66MHz	20%	pipe_exec_me2	66MHz	20%
pipe_frvia	66MHz	20%	pipe_exec_me3	66MHz	20%
pipe_frvif	66MHz	20%	pipe_exec_me4	66MHz	20%
pipe_frvdecode	66MHz	20%	pipe_exec_yaop1	66MHz	20%
pipe_sel_read	66MHz	20%	pipe_L2	66MHz	20%
pipe_exec_brc	66MHz	20%	pipe_swi	66MHz	20%



表 19.7: メモリ構成表

RAM インスタンス名	使用モジュール	メモリタイプ	bit 幅	エントリ数	容量
a1_phr.i1_phr	i1_phr	1RW/1R	4	4096	16384
f1_phr1.i1_phr	i1_phr	1RW/1R	4	4096	16384
a1_tag0.i1_tag0	i1_tag	1RW/1R	23	64	1472
a1_tag1.i1_tag0	i1_tag	1RW/1R	23	64	1472
a1_tag2.i1_tag0	i1_tag	1RW/1R	23	64	1472
a1_tag3.i1_tag0	i1_tag	1RW/1R	23	64	1472
a1_dat0.i1_data	i1_dat	1RW	512	64	32768
a1_dat1.i1_data	i1_dat	1RW	512	64	32768
a1_dat2.i1_data	i1_dat	1RW	512	64	32768
a1_dat3.i1_data	i1_dat	1RW	512	64	32768
way0.f1_tag	i1_tag	1RW/1R	23	64	1472
way1.f1_tag	i1_tag	1RW/1R	23	64	1472
way2.f1_tag	i1_tag	1RW/1R	23	64	1472
way3.f1_tag	i1_tag	1RW/1R	23	64	1472
way0.f1_dat_0	i1_dat	1RW	512	64	32768
way1.f1_dat_0	i1_dat	1RW	512	64	32768
way2.f1_dat_0	i1_dat	1RW	512	64	32768
way3.f1_dat_0	i1_dat	1RW	512	64	32768
tag_core_ce77_0	d1_tag_core_ce77	1RW	24	64 (128)	1536 (3072)
tag_core_ce77_1	d1_tag_core_ce77	1RW	24	64 (128)	1536 (3072)
tag_core_ce77_2	d1_tag_core_ce77	1RW	24	64 (128)	1536 (3072)
tag_core_ce77_3	d1_tag_core_ce77	1RW	24	64 (128)	1536 (3072)
dat_core_ce77_0	d1_dat_core_ce77	1RW	512	64 (128)	32768 (65536)
dat_core_ce77_1	d1_dat_core_ce77	1RW	512	64 (128)	32768 (65536)
dat_core_ce77_2	d1_dat_core_ce77	1RW	512	64 (128)	32768 (65536)
dat_core_ce77_3	d1_dat_core_ce77	1RW	512	64 (128)	32768 (65536)

表 19.8: RAM 消費電力

RAM インスタンス名	基準周波数	インヒビット動作率	R/W 動作割合
a1_phr.i1_phr (A port)	66MHz	20%	50%
a1_phr.i1_phr (B port)	66MHz	20%	-
f1_phr1.i1_phr (A port)	66MHz	20%	50%
f1_phr1.i1_phr (B port)	66MHz	20%	-
a1_tag0.i1_tag0 (A port)	66MHz	20%	50%
a1_tag0.i1_tag0 (B port)	66MHz	20%	-
a1_tag1.i1_tag0 (A port)	66MHz	20%	50%
a1_tag1.i1_tag0 (B port)	66MHz	20%	-
a1_tag2.i1_tag0 (A port)	66MHz	20%	50%
a1_tag2.i1_tag0 (B port)	66MHz	20%	-
a1_tag3.i1_tag0 (A port)	66MHz	20%	50%
a1_tag3.i1_tag0 (B port)	66MHz	20%	-
a1_dat0.i1_data	66MHz	20%	50%
a1_dat1.i1_data	66MHz	20%	50%
a1_dat2.i1_data	66MHz	20%	50%
a1_dat3.i1_data	66MHz	20%	50%
way0.f1_tag (A port)	66MHz	20%	50%
way0.f1_tag (B port)	66MHz	20%	-
way1.f1_tag (A port)	66MHz	20%	50%
way1.f1_tag (B port)	66MHz	20%	-
way2.f1_tag (A port)	66MHz	20%	50%
way2.f1_tag (B port)	66MHz	20%	-
way3.f1_tag (A port)	66MHz	20%	50%
way3.f1_tag (B port)	66MHz	20%	-
way0.f1_dat_0	66MHz	20%	50%
way1.f1_dat_0	66MHz	20%	50%
way2.f1_dat_0	66MHz	20%	50%
way3.f1_dat_0	66MHz	20%	50%
tag_core_ce77_0	66MHz	20%	50%
tag_core_ce77_1	66MHz	20%	50%
tag_core_ce77_2	66MHz	20%	50%
tag_core_ce77_3	66MHz	20%	50%
dat_core_ce77_0	66MHz	20%	50%
dat_core_ce77_1	66MHz	20%	50%
dat_core_ce77_2	66MHz	20%	50%
dat_core_ce77_3	66MHz	20%	50%

### 19.5.3 AC 特性

表 19.9: AC 特性

端子名	基準クロック	クロック極性	入力 setup/hold	出力 min/max	外部負荷容量
全て	MCLK	↑	5ns/5ns	3ns/10ns	20pF

### 19.5.4 端子情報

Low-Noise Type を使用. PU/PD 無し. 出力電流は 2mA. 外部負荷 (FPGA の入力容量) は 20pF. 動作周波数は 66MHz. 動作率は 5%. 双方向 SW 率は 0.5. OUTPUT(TB Low-Noise 2mA) には OT3LLR2X, INPUT(TB) には IT3HX, BIDIR(TB Low-Noise 2mA) には B3NNLLR2X を各々使用.

表 19.10: 端子情報

端子	名前	I/O	使用 buff	同時 sg	用途	端子	名前	I/O	使用 buff	同時 sw	用途
1	NC00	IN	IT3HX	-	open	121	NC17	IN	IT3HX	-	open
2	VPD	IN	IT3HX	-	貫通防止	122	C_XINT	IN	IT3HX	-	regint
3	GND	IN	IT3HX	-		123	M_XGNT	IN	IT3HX	-	memgmt
4	PRESET	IN	IT3HX	-	未使用	124	M_WRDY	IN	IT3HX	-	memwrdy
5	GND	IN	IT3HX	-		125	M_RRDY	IN	IT3HX	-	memrddy
8	MCLK	IN	IT3HX	-	CLOCK	128	PE0_RESET	IN	IT3HX	-	RESET
9	M_STAT[1]	IN	IT3HX	-		129	GND	IN	IT3HX	-	
10	M_STAT[0]	IN	IT3HX	-	memstat	130	M_BSYX	IN	IT3HX	-	busy
11	GND	IN	IT3HX	-		131	GND	IN	IT3HX	-	
12	M_A[05]	OUT	OT3LLR2X	MA		132	NC18	IN	IT3HX	-	open
13	NC02	IN	IT3HX	-	open	133	NC19	IN	IT3HX	-	open
14	M_A[06]	OUT	OT3LLR2X	MA		134	C_A[0]	OUT	OT3LLR2X	CA	regaddr
15	M_A[07]	OUT	OT3LLR2X	MA		135	C_A[1]	OUT	OT3LLR2X	CA	
16	M_A[08]	OUT	OT3LLR2X	MA		136	C_A[2]	OUT	OT3LLR2X	CA	
17	M_D[09]	IO	B3NNLLR2X	MD		137	C_A[3]	OUT	OT3LLR2X	CA	
20	M_D[10]	IO	B3NNLLR2X	MD		140	M_BEX[0]	OUT	OT3LLR2X	MB	memmask
21	M_D[11]	IO	B3NNLLR2X	MD		141	M_BEX[1]	OUT	OT3LLR2X	MB	
22	M_D[12]	IO	B3NNLLR2X	MD		142	M_BEX[2]	OUT	OT3LLR2X	MB	
23	M_D[13]	IO	B3NNLLR2X	MD		143	M_BEX[3]	OUT	OT3LLR2X	MB	
24	M_D[14]	IO	B3NNLLR2X	MD		144	NC20	IN	IT3HX	-	open
26	M_D[15]	IO	B3NNLLR2X	MD		146	M_A[16]	OUT	OT3LLR2X	MA	
27	M_D[08]	IO	B3NNLLR2X	MD	memdata	147	M_A[17]	OUT	OT3LLR2X	MA	
28	M_A[09]	OUT	OT3LLR2X	MA		148	M_A[18]	OUT	OT3LLR2X	MA	
29	M_A[10]	OUT	OT3LLR2X	MA		149	M_A[19]	OUT	OT3LLR2X	MA	
31	M_A[11]	OUT	OT3LLR2X	MA		151	M_A[20]	OUT	OT3LLR2X	MA	
32	M_D[16]	IO	B3NNLLR2X	MD		152	M_A[21]	OUT	OT3LLR2X	MA	
33	M_D[17]	IO	B3NNLLR2X	MD		153	M_A[22]	OUT	OT3LLR2X	MA	
34	M_D[18]	IO	B3NNLLR2X	MD		154	M_A[23]	OUT	OT3LLR2X	MA	
35	M_D[19]	IO	B3NNLLR2X	MD		155	NC21	IN	IT3HX	-	open
37	NC03	IN	IT3HX	-	open	157	NC22	IN	IT3HX	-	open
38	M_A[12]	OUT	OT3LLR2X	MA		158	M_BEX[4]	OUT	OT3LLR2X	MB	
39	M_A[13]	OUT	OT3LLR2X	MA		159	M_BEX[5]	OUT	OT3LLR2X	MB	
40	M_A[14]	OUT	OT3LLR2X	MA		160	M_BEX[6]	OUT	OT3LLR2X	MB	
41	M_A[15]	OUT	OT3LLR2X	MA		161	M_BEX[7]	OUT	OT3LLR2X	MB	
44	M_D[20]	IO	B3NNLLR2X	MD		164	M_WEX	OUT	OT3LLR2X	-	memr/w
45	M_D[21]	IO	B3NNLLR2X	MD		165	M_BSTMX	OUT	OT3LLR2X	-	membst
46	M_D[22]	IO	B3NNLLR2X	MD		166	M_XREQ	OUT	OT3LLR2X	-	memreq
47	M_D[23]	IO	B3NNLLR2X	MD		167	M_A[03]	OUT	OT3LLR2X	MA	memaddr
48	NC04	IN	IT3HX	-	open	168	NC23	IN	IT3HX	-	open
49	NC05	IN	IT3HX	-	open	169	NC24	IN	IT3HX	-	open
50	M_D[24]	IO	B3NNLLR2X	MD		170	M_A[24]	OUT	OT3LLR2X	MA	
51	M_D[25]	IO	B3NNLLR2X	MD		171	M_A[25]	OUT	OT3LLR2X	MA	
52	M_D[26]	IO	B3NNLLR2X	MD		172	M_A[26]	OUT	OT3LLR2X	MA	
53	M_D[27]	IO	B3NNLLR2X	MD		173	M_A[27]	OUT	OT3LLR2X	MA	
56	M_D[28]	IO	B3NNLLR2X	MD		176	M_A[28]	OUT	OT3LLR2X	MA	
57	M_D[29]	IO	B3NNLLR2X	MD		177	M_A[29]	OUT	OT3LLR2X	MA	
58	M_D[30]	IO	B3NNLLR2X	MD		178	M_A[30]	OUT	OT3LLR2X	MA	
59	M_D[31]	IO	B3NNLLR2X	MD		179	M_A[31]	OUT	OT3LLR2X	MA	
60	NC06	IN	IT3HX	-	open	180	NC25	IN	IT3HX	-	open
61	NC07	IN	IT3HX	-	open	181	NC26	IN	IT3HX	-	open
62	C_D[00]	IO	B3NNLLR2X	CD	regdata	182	NC27	IN	IT3HX	-	open
63	C_D[01]	IO	B3NNLLR2X	CD		183	NC28	IN	IT3HX	-	open
64	C_D[02]	IO	B3NNLLR2X	CD		184	NC29	IN	IT3HX	-	open
65	C_D[03]	IO	B3NNLLR2X	CD		185	NC30	IN	IT3HX	-	open
68	C_D[04]	IO	B3NNLLR2X	CD		188	M_D[56]	IO	B3NNLLR2X	MD	
69	C_D[05]	IO	B3NNLLR2X	CD		189	M_D[57]	IO	B3NNLLR2X	MD	
70	C_D[06]	IO	B3NNLLR2X	CD		190	M_D[58]	IO	B3NNLLR2X	MD	
71	C_D[07]	IO	B3NNLLR2X	CD		191	M_D[59]	IO	B3NNLLR2X	MD	
72	NC08	IN	IT3HX	-	open	192	NC31	IN	IT3HX	-	open
73	C_D[08]	IO	B3NNLLR2X	CD		193	M_D[60]	IO	B3NNLLR2X	MD	
74	C_D[09]	IO	B3NNLLR2X	CD		194	M_D[61]	IO	B3NNLLR2X	MD	
75	C_D[10]	IO	B3NNLLR2X	CD		195	M_D[62]	IO	B3NNLLR2X	MD	
76	C_D[11]	IO	B3NNLLR2X	CD		196	M_D[63]	IO	B3NNLLR2X	MD	
79	C_D[12]	IO	B3NNLLR2X	CD		199	M_D[36]	IO	B3NNLLR2X	MD	
80	C_D[13]	IO	B3NNLLR2X	CD		200	M_D[37]	IO	B3NNLLR2X	MD	
81	C_D[14]	IO	B3NNLLR2X	CD		201	M_D[38]	IO	B3NNLLR2X	MD	
82	C_D[15]	IO	B3NNLLR2X	CD		202	M_D[52]	IO	B3NNLLR2X	MD	
83	NC09	IN	IT3HX	-	open	203	M_D[53]	IO	B3NNLLR2X	MD	
84	NC10	IN	IT3HX	-	open	204	NC32	IN	IT3HX	-	open
85	C_D[16]	IO	B3NNLLR2X	CD		205	M_D[54]	IO	B3NNLLR2X	MD	
86	C_D[17]	IO	B3NNLLR2X	CD		206	M_D[33]	IO	B3NNLLR2X	MD	
87	C_D[18]	IO	B3NNLLR2X	CD		207	M_D[34]	IO	B3NNLLR2X	MD	
88	C_D[19]	IO	B3NNLLR2X	CD		208	M_D[35]	IO	B3NNLLR2X	MD	
91	C_WEX	OUT	OT3LLR2X	-	regr/w	211	TCK	IN	IT3HX	-	jtag
92	M_D[40]	IO	B3NNLLR2X	MD		212	M_D[39]	IO	B3NNLLR2X	MD	
93	M_D[41]	IO	B3NNLLR2X	MD		213	TDI	IN	IT3HX	-	jtag
94	M_D[42]	IO	B3NNLLR2X	MD		214	TRST	IN	IT3HX	-	jtag
95	NC11	IN	IT3HX	-	open	215	TMS	IN	IT3HX	-	jtag
96	NC12	IN	IT3HX	-	open	216	TDO	OUT	OT3LLR2X	-	jtag
97	M_D[43]	IO	B3NNLLR2X	MD		217	M_D[44]	IO	B3NNLLR2X	MD	
98	C_XREQ	OUT	OT3LLR2X	-	regreq	218	M_D[45]	IO	B3NNLLR2X	MD	
99	C_XACK	OUT	OT3LLR2X	-	regack	219	M_D[46]	IO	B3NNLLR2X	MD	
100	M_D[32]	IO	B3NNLLR2X	MD		220	M_D[47]	IO	B3NNLLR2X	MD	
103	C_D[20]	IO	B3NNLLR2X	CD		223	M_D[55]	IO	B3NNLLR2X	MD	
104	C_D[21]	IO	B3NNLLR2X	CD		224	M_A[04]	OUT	OT3LLR2X	MA	
105	C_D[22]	IO	B3NNLLR2X	CD		225	M_D[48]	IO	B3NNLLR2X	MD	
106	C_D[23]	IO	B3NNLLR2X	CD		226	M_D[49]	IO	B3NNLLR2X	MD	
107	NC13	IN	IT3HX	-	open	227	M_D[50]	IO	B3NNLLR2X	MD	
108	NC14	IN	IT3HX	-	open	228	M_D[51]	IO	B3NNLLR2X	MD	
109	NC15	IN	IT3HX	-	open	229	NC33	IN	IT3HX	-	open
110	C_D[24]	IO	B3NNLLR2X	CD		230	M_D[00]	IO	B3NNLLR2X	MD	
111	C_D[25]	IO	B3NNLLR2X	CD		231	M_D[01]	IO	B3NNLLR2X	MD	
112	C_D[26]	IO	B3NNLLR2X	CD		232	M_D[02]	IO	B3NNLLR2X	MD	
113	C_D[27]	IO	B3NNLLR2X	CD		233	M_D[03]	IO	B3NNLLR2X	MD	
116	C_D[28]	IO	B3NNLLR2X	CD		236	M_D[04]	IO	B3NNLLR2X	MD	
117	C_D[29]	IO	B3NNLLR2X	CD		237	M_D[05]	IO	B3NNLLR2X	MD	
118	C_D[30]	IO	B3NNLLR2X	CD		238	M_D[06]	IO	B3NNLLR2X	MD	
119	C_D[31]	IO	B3NNLLR2X	CD		239	M_D[07]	IO	B3NNLLR2X	MD	
120	NC16	IN	IT3HX	-	open	240	NC34	IN	IT3HX	-	open

## 19.6 QFP208 パッケージ




図 19.5: QFP208 のピン配置 (周辺の記号は XILINX の対応ピン)

ASIC (ROHM/TSMC : QFP208) のピン配置制約は次の通り。コア電圧は 1.8V。I/O は 3.3V。電源ピンを除く合計 160 ピンが CN3 および CN4 を経由して XC2V8000 に接続される。一般信号用のうち 150 ピンを SSRAM インタフェースおよび PCI インタフェースとして使用する。

- VDD(1.8V) : 計 12 ピン (11, 32, 52, 63, 84, 104, 115, 136, 156, 167, 188, 208)
- VDDO(3.3V) : 計 12 ピン (1, 21, 42, 53, 73, 94, 105, 125, 146, 157, 177, 198)
- VSS : 計 24 ピン (2, 12, 22, 31, 41, 51, 54, 64, 74, 83, 93, 103, 106, 116, 126, 135, 145, 155, 158, 168, 178, 187, 197, 207)
- JTAG 用 TDI, TDO, TMS, TCK, TRST : 計 5 ピン (未使用時はプルアップ)
- クロック, クリア, プリセット入力ピン : 計 3 ピン (互いに隣接配置しない。1つの電源グループ内に配置できる本信号は最大 2ヶ所。電源ピン (VSS か VDD) に近接配置。入力ピンでガードする等により出力ピンから離す。隣接する電源グループの範囲内に入出力バッファや入力クロックバッファを配置しない。出力/双方向/入力クロックバッファと入力クロックバッファを隣接配置しない)
- 一般信号用 : 残り 152 ピン。同時スイッチングする出力ピンおよび双方向ピンは、電源ピンに近接配置。電源ピンごとに分散配置。電源グループに対する同時スイッチング出力バッファの許容本数を守る

る。同時スイッチングする出力バッファや、その近傍の出力バッファを他 LSI のクロック入力としない。また、ドライバビリティの大きな出力ピンは中央に配置。

ROHM0.18  $\mu$  の I/O バッファには以下を推奨する。TSMC0.18  $\mu$  についても同様の駆動能力を推奨する。

- PC30B01 入出力用。出力用 I ピンおよび OEN の容量は各 22fF (INV  $\times$  3 に相当)。OEN  $\times$  8 ピンを駆動するには 8 倍 INV が必要。
- PC30D01 入力専用。PAD から CIN の遅延は負荷 FO4/FO32 で約 200ps/300ps。INV  $\times$  32 まで直接駆動可能。
- PC30O01 出力専用。I から PAD の遅延は負荷 20pF/60pF で 5ns/10ns。

### 19.6.1 クロック情報

表 19.11: クロック情報

クロックピン名	クロックグループ名	周期 [ps]	Duty 変動	ジッタ [ps]	位相 [ps]
MCLK	-	15151.5ps	45%-55%	1000	0
TCK	-	15151.5ps	45%-55%	1000	0

### 19.6.2 消費電力

表 19.12: モジュール消費電力

モジュール名	基準周波数	動作率	モジュール名	基準周波数	動作率
pipe_frvia	66MHz	20%	pipe_exec_al4	66MHz	20%
pipe_frivf	66MHz	20%	pipe_exec_brc	66MHz	20%
pipe_frivdecode	66MHz	20%	pipe_exec_me1	66MHz	20%
pipe_map	66MHz	20%	pipe_exec_me2	66MHz	20%
pipe_sel_read	66MHz	20%	pipe_exec_me3	66MHz	20%
pipe_exec_eag	66MHz	20%	pipe_exec_me4	66MHz	20%
pipe_exec_al2	66MHz	20%	pipe_L2	66MHz	20%
pipe_exec_al3	66MHz	20%	pipe_swi	66MHz	20%

表 19.13: メモリ構成表 (※検討中につき暫定情報※)

RAM インスタンス名	使用モジュール	メモリタイプ	bit 幅	エントリ数	容量
f1_datS	pipe_frivf	1RW	128	256	32768
f1_tagS	pipe_frivf	1RW/1R	24	64	1536
l1_datB	pipe_exec_op1	1RW/1R	8	64	512
l1_datC	pipe_exec_op1	1RW/1R	8	512	4096
l1_datBE	pipe_exec_op1	1RW/1R	512 (8bit 毎 WE 付)	64	32K
l1_datCE	pipe_exec_op1	1RW/1R	64 (8bit 毎 WE 付)	512	32K
l1_tag	pipe_exec_op1	1RW/1R	86	64	5504

表 19.14: RAM 消費電力 (※検討中につき暫定情報※)

RAM インスタンス名	基準周波数	インヒビット動作率	R/W 動作割合
f1_datS (A port)	66MHz	20%	50%
f1_tagS (A port)	66MHz	20%	50%
f1_tagS (B port)	66MHz	20%	
l1_datB (A port)	66MHz	20%	50%
l1_datB (B port)	66MHz	20%	
l1_tag (A port)	66MHz	20%	50%
l1_tag (B port)	66MHz	20%	



### 19.6.3 AC 特性

表 19.15: AC 特性

端子名	基準クロック	クロック極性	入力 setup/hold	出力 min/max	外部負荷容量
全て	MCLK	↑	5ns/5ns	3ns/10ns	20pF

### 19.6.4 端子情報

Low-Noise Type を使用. PU/PD 無し. 出力電流は 2mA. 外部負荷 (FPGA の入力容量) は 20pF. 動作周波数は 66MHz. 動作率は 5%. 双方向 SW 率は 0.5. OUTPUT(TB Low-Noise 2mA) には OT3LLR2X, INPUT(TB) には IT3HX, BIDIR(TB Low-Noise 2mA) には B3NNLLR2X を各々使用.

表 19.16: 端子情報 (※検討中につき暫定情報※)

端子	名前	I/O	使用 buff	同時 sg	用途	端子	名前	I/O	使用 buff	同時 sw	用途
3	PRESET	IN	IT3HX	-	未使用	107	M_D[32]	IO	B3NNLLR2X	MD	
4	M_STAT[0]	IN	IT3HX	-	memstat	108	M_D[33]	IO	B3NNLLR2X	MD	
5	M_STAT[1]	IN	IT3HX	-	memstat	109	M_D[34]	IO	B3NNLLR2X	MD	
6	M_A[03]	OUT	OT3LLR2X	MA		110	M_D[35]	IO	B3NNLLR2X	MD	
7	M_A[04]	OUT	OT3LLR2X	MA		111	M_D[36]	IO	B3NNLLR2X	MD	
8	M_A[05]	OUT	OT3LLR2X	MA		112	M_D[37]	IO	B3NNLLR2X	MD	
9	M_A[06]	OUT	OT3LLR2X	MA		113	M_D[38]	IO	B3NNLLR2X	MD	
10	M_A[07]	OUT	OT3LLR2X	MA		114	M_D[39]	IO	B3NNLLR2X	MD	
13	M_D[08]	IO	B3NNLLR2X	MD		117	M_D[40]	IO	B3NNLLR2X	MD	
14	M_D[09]	IO	B3NNLLR2X	MD		118	M_D[41]	IO	B3NNLLR2X	MD	
15	M_D[10]	IO	B3NNLLR2X	MD		119	M_D[42]	IO	B3NNLLR2X	MD	
16	M_D[11]	IO	B3NNLLR2X	MD		120	M_D[43]	IO	B3NNLLR2X	MD	
17	M_D[12]	IO	B3NNLLR2X	MD		121	M_D[44]	IO	B3NNLLR2X	MD	
18	M_D[13]	IO	B3NNLLR2X	MD		122	M_D[45]	IO	B3NNLLR2X	MD	
19	M_D[14]	IO	B3NNLLR2X	MD		123	M_D[46]	IO	B3NNLLR2X	MD	
20	M_D[15]	IO	B3NNLLR2X	MD		124	M_D[47]	IO	B3NNLLR2X	MD	
23	M_A[08]	OUT	OT3LLR2X	MA		127	M_A[16]	OUT	OT3LLR2X	MA	
24	M_A[09]	OUT	OT3LLR2X	MA		128	M_A[17]	OUT	OT3LLR2X	MA	
25	M_A[10]	OUT	OT3LLR2X	MA		129	M_A[18]	OUT	OT3LLR2X	MA	
26	M_A[11]	OUT	OT3LLR2X	MA		130	M_A[19]	OUT	OT3LLR2X	MA	
27	M_A[12]	OUT	OT3LLR2X	MA		131	M_A[20]	OUT	OT3LLR2X	MA	
28	M_A[13]	OUT	OT3LLR2X	MA		132	M_A[21]	OUT	OT3LLR2X	MA	
29	M_A[14]	OUT	OT3LLR2X	MA		133	M_A[22]	OUT	OT3LLR2X	MA	
30	M_A[15]	OUT	OT3LLR2X	MA		134	M_A[23]	OUT	OT3LLR2X	MA	
33	M_D[16]	IO	B3NNLLR2X	MD		137	M_D[48]	IO	B3NNLLR2X	MD	
34	M_D[17]	IO	B3NNLLR2X	MD		138	M_D[49]	IO	B3NNLLR2X	MD	
35	M_D[18]	IO	B3NNLLR2X	MD		139	M_D[50]	IO	B3NNLLR2X	MD	
36	M_D[19]	IO	B3NNLLR2X	MD		140	M_D[51]	IO	B3NNLLR2X	MD	
37	M_D[20]	IO	B3NNLLR2X	MD		141	M_D[52]	IO	B3NNLLR2X	MD	
38	M_D[21]	IO	B3NNLLR2X	MD		142	M_D[53]	IO	B3NNLLR2X	MD	
39	M_D[22]	IO	B3NNLLR2X	MD		143	M_D[54]	IO	B3NNLLR2X	MD	
40	M_D[23]	IO	B3NNLLR2X	MD		144	M_D[55]	IO	B3NNLLR2X	MD	
43	M_D[24]	IO	B3NNLLR2X	MD		147	M_A[24]	OUT	OT3LLR2X	MA	memaddr
44	M_D[25]	IO	B3NNLLR2X	MD		148	M_A[25]	OUT	OT3LLR2X	MA	memaddr
45	M_D[26]	IO	B3NNLLR2X	MD		149	M_A[26]	OUT	OT3LLR2X	MA	memaddr
46	M_D[27]	IO	B3NNLLR2X	MD		150	M_A[27]	OUT	OT3LLR2X	MA	memaddr
47	M_D[28]	IO	B3NNLLR2X	MD		151	M_A[28]	OUT	OT3LLR2X	MA	memaddr
48	M_D[29]	IO	B3NNLLR2X	MD		152	M_A[29]	OUT	OT3LLR2X	MA	memaddr
49	M_D[30]	IO	B3NNLLR2X	MD		153	M_A[30]	OUT	OT3LLR2X	MA	memaddr
50	M_D[31]	IO	B3NNLLR2X	MD		154	M_A[31]	OUT	OT3LLR2X	MA	memaddr
55	C_D[00]	IO	B3NNLLR2X	CD		159	M_D[56]	IO	B3NNLLR2X	MD	
56	C_D[01]	IO	B3NNLLR2X	CD		160	M_D[57]	IO	B3NNLLR2X	MD	
57	C_D[02]	IO	B3NNLLR2X	CD		161	M_D[58]	IO	B3NNLLR2X	MD	
58	C_D[03]	IO	B3NNLLR2X	CD		162	M_D[59]	IO	B3NNLLR2X	MD	
59	C_D[04]	IO	B3NNLLR2X	CD		163	M_D[60]	IO	B3NNLLR2X	MD	
60	C_D[05]	IO	B3NNLLR2X	CD		164	M_D[61]	IO	B3NNLLR2X	MD	
61	C_D[06]	IO	B3NNLLR2X	CD		165	M_D[62]	IO	B3NNLLR2X	MD	
62	C_D[07]	IO	B3NNLLR2X	CD		166	M_D[63]	IO	B3NNLLR2X	MD	
65	C_D[08]	IO	B3NNLLR2X	CD		169	PE0_RESET	IN	IT3HX	-	RESET
66	C_D[09]	IO	B3NNLLR2X	CD		170	M_BSYX	IN	IT3HX	-	busy
67	C_D[10]	IO	B3NNLLR2X	CD		171	M_WEX	OUT	OT3LLR2X	-	memr/w
68	C_D[11]	IO	B3NNLLR2X	CD		172	M_BSTMX	OUT	OT3LLR2X	-	membst
69	C_D[12]	IO	B3NNLLR2X	CD		173	M_XREQ	OUT	OT3LLR2X	-	memreq
70	C_D[13]	IO	B3NNLLR2X	CD		174	M_XGNT	IN	IT3HX	-	memgnt
71	C_D[14]	IO	B3NNLLR2X	CD		175	M_WRDY	IN	IT3HX	-	memwrdy
72	C_D[15]	IO	B3NNLLR2X	CD		176	M_RRDY	IN	IT3HX	-	memrrdy
75	C_WEX	OUT	OT3LLR2X	-	regr/w	179	TCK	IN	IT3HX	-	jtag
76	C_A[0]	OUT	OT3LLR2X	CA		180	GND	IN	IT3HX	-	
77	C_A[1]	OUT	OT3LLR2X	CA		181	TDI	IN	IT3HX	-	jtag
78	C_A[2]	OUT	OT3LLR2X	CA		182	TRST	IN	IT3HX	-	jtag
79	C_A[3]	OUT	OT3LLR2X	CA		183	TMS	IN	IT3HX	-	jtag
80	C_XREQ	OUT	OT3LLR2X	-	regreq	184	TDO	OUT	OT3LLR2X	-	jtag
81	C_XACK	OUT	OT3LLR2X	-	regack	185	GND	IN	IT3HX	-	
82	C_XINT	IN	IT3HX	-	regint	186	MCLK	IN	IT3KHX	-	CLOCK
85	C_D[16]	IO	B3NNLLR2X	CD		189	M_BEX[0]	OUT	OT3LLR2X	MB	memmask
86	C_D[17]	IO	B3NNLLR2X	CD		190	M_BEX[1]	OUT	OT3LLR2X	MB	memmask
87	C_D[18]	IO	B3NNLLR2X	CD		191	M_BEX[2]	OUT	OT3LLR2X	MB	memmask
88	C_D[19]	IO	B3NNLLR2X	CD		192	M_BEX[3]	OUT	OT3LLR2X	MB	memmask
89	C_D[20]	IO	B3NNLLR2X	CD		193	M_BEX[4]	OUT	OT3LLR2X	MB	memmask
90	C_D[21]	IO	B3NNLLR2X	CD		194	M_BEX[5]	OUT	OT3LLR2X	MB	memmask
91	C_D[22]	IO	B3NNLLR2X	CD		195	M_BEX[6]	OUT	OT3LLR2X	MB	memmask
92	C_D[23]	IO	B3NNLLR2X	CD		196	M_BEX[7]	OUT	OT3LLR2X	MB	memmask
95	C_D[24]	IO	B3NNLLR2X	CD		199	M_D[00]	IO	B3NNLLR2X	MD	
96	C_D[25]	IO	B3NNLLR2X	CD		200	M_D[01]	IO	B3NNLLR2X	MD	
97	C_D[26]	IO	B3NNLLR2X	CD		201	M_D[02]	IO	B3NNLLR2X	MD	
98	C_D[27]	IO	B3NNLLR2X	CD		202	M_D[03]	IO	B3NNLLR2X	MD	
99	C_D[28]	IO	B3NNLLR2X	CD		203	M_D[04]	IO	B3NNLLR2X	MD	
100	C_D[29]	IO	B3NNLLR2X	CD		204	M_D[05]	IO	B3NNLLR2X	MD	
101	C_D[30]	IO	B3NNLLR2X	CD		205	M_D[06]	IO	B3NNLLR2X	MD	
102	C_D[31]	IO	B3NNLLR2X	CD		206	M_D[07]	IO	B3NNLLR2X	MD	



## Chapter 20

# 性能・電力評価RTLシミュレータ使用 手引

RTLシミュレータ (nsim) は、C-RTL モデルに対応する実行形式ファイルであると同時に、FPGA モデルに対応する GP5V330MF システムの制御プログラムである。PCI-HOST 上で動作し、主記憶機能および入出力機能の提供、また、システム全体の制御を行う。同様に、RTLシミュレータ (esim) は、FPGA モデルに対応する GP800M システムの制御プログラムである。PCI-HOST 上で動作し、主記憶機能および入出力機能の提供、また、システム全体の制御を行う。

### 20.1 動作環境

以下に説明するツールチェーンとともに、i386-FreeBSD-7.2R において動作する。

### 20.2 ツールチェーンの導入

1. ツール格納用ディレクトリを作成

```
% mkdirhier /usr/home/nakashim/proj-lap/
```

2. CD-ROM 内のファイルを配置

```
% cd /CDROM/GNU-tools
```

```
% tar cf - * | (cd /usr/home/nakashim/proj-lap/; tar xf -)
```

```
% cd /CDROM
```

```
% tar cf - sample | (cd /usr/home/nakashim/proj-lap/; tar xf -)
```

```
% tar cf - src | (cd /usr/home/nakashim/proj-lap/; tar xf -)
```

3. ツール使用のためのコマンドパス設定

```
% set path = (/usr/home/nakashim/proj-lap/bin /usr/home/nakashim/proj-lap/src/nsim-xxxxxxx  
$path)
```

```
% rehash
```

### 20.3 ツールチェーンの再構築

上記以外の環境の場合、RTLシミュレータおよび GNU-tools の再コンパイルが必要である。以下の手順を参考に再構築できる場合がある。(以下は参考手順につき、利用環境に応じて各自対応のこと)

1. RTLシミュレータの再コンパイル

```
% cd /usr/home/nakashim/proj-lap/src/nsim-xxxxxxx/
```

- ```
% gmake clean
% gmake
```
2. アセンブラ・リンカ等の再コンパイル
 

```
% cd /usr/home/nakashim/proj-lap/src/binutils-2.18
% ./MAKE_INSTALL.frv
% less Make.log (ログ確認)
% gmake install
```
  3. C コンパイラの再コンパイル (参考手順)
 

```
% cd /usr/home/nakashim/proj-lap/src/gcc-4.1.2-lap/
% ./MAKE_INSTALL.frv
% less Make.log (ログ確認: [configure-target-libstdc++-v3] error で停止してよい)
% gmake install
```
  4. ELF 形式変換ツールの再コンパイル (参考手順)
 

```
% cd /usr/home/nakashim/proj-lap/src/elf2flt-20050308/
% ./MAKE_INSTALL.frv
% less Make.log (ログ確認)
% gmake install
```

## 20.4 アプリケーションプログラムの実行

前述の RTL シミュレータ, アセンブラ・リンカ・コンパイラ等が使用可能であることを前提に, アプリケーションプログラムを RTL シミュレータ上で実行し, 性能評価を行う手順を順に説明する. 説明には, 前述の「sample/」を用いる.

1. Hello.c のコンパイルと実行
 

```
% cd sample/stanford/
% rm FRV-Hello
% gmake FRV-Hello
% nsim FRV-Hello | less
```
2. Queens のコンパイルと実行
 

```
% cd sample/stanford/
% rm FRV-Queens
% gmake FRV-Queens
% nsim FRV-Queens | less
```
3. Towers のコンパイルと実行
 

```
% cd sample/stanford/
% rm FRV-Towers
% gmake FRV-Towers
% nsim FRV-Towers | less
```
4. 画像処理サンプルプログラム (メディア命令なし) のコンパイルと実行
 

```
% Xwindow を起動
% cd sample/filter/
% gmake clean -f Makefile.nsim-c
% gmake -f Makefile.nsim-c
% gmake -f Makefile.nsim-c run
```



```

LITG0|.....|0|st0|ct0|q0|A0000000|L0000                                ⇒第 28 段 L1 内容および転送状態
LITG1|.....|VWWW...|1|st2|ct0|q7|A0effe30|L0110
LITG2|.....|0|st0|ct0|q0|A0000000|L0000
LITG3|.....|0|st0|ct0|q0|A0000000|L0000
<L2 0|t00|ty8|ope|at2|A007be540|L01|Mffffff|dr00:000000:00000000|s0|f10|nc0|rwi|rd0|ra00000000|mh00000000|m100000000|e1e4f400 e7e5f600 e7e5f600 e7e5f600 e7eaf600 e7eaf600 e7eaf600
<L2 0|t00|ty8|ope|at2|A0effe00|L01|Mffffff|dr00:000000:00000000|s0|f10|nc0|rwi|rd0|ra00000000|mh00000000|m100000000|28292a2b 24252627 20212223 1c1d1e1f 18191a1b 14151617 10111213
<L2 0|t00|ty8|ope|at2|A0effe00|L01|Mffffff|dr00:000000:00000000|s0|f10|nc0|rwi|rd0|ra00000000|mh00000000|m100000000|28292a2b 24252627 20212223 1c1d1e1f 18191a1b 14151617 10111213
<L2BANK -.-:9 -.-:9 -.-:9 -.-:9 -.-:9 -.-:9 -.-:9 -.-:9 -.-:9 -.-:9 ⇒ L2 バンク占有状態
<MM 0|t00|ty8|ope|at2|A007be540|L16|Mffffff|pid0|sub0|s0|rd0|bf0|ra00000000|e1e4f400 e1e4f400 e7e5f600 e7e5f600 e7e5f600 e7eaf600 e7eaf600 e7eaf600 e1e4f400
<IPO>1k0|wq0|A0000000|L00000000..... ⇒ PE0-1 関連機能状態
<IP1>1k0|wq0|A0000000|L00000000..... ⇒ PE1-2 関連機能状態
<IP2>1k0|wq0|A0000000|L00000000..... ⇒ PE2-3 関連機能状態
<IP3>1k0|wq0|A0000000|L00000000..... ⇒ PE3-4 関連機能状態
: ↓以下、第 2 段の内部状態 (初段との違いは、命令 $, 命令バッファ, レジスタファイル, L1 $ がないこと)
<<PE0SG01>> |c0:t0:o00:0|c0:t0:o00:0|c0:t0:o00:0|c0:t0:o00:0|c0:t0:o00:0|c0:t0:o00:0|c0:tc:o08:0|pc:00021868

```

### 20.7 SVC 実行時の表示

システムコール実行時に、直前のシステムコール以降の IPC, L2 キャッシュ参照数, デコーダ動作率 (全サイクル数から 10.2.4 節のアレイ演算動作サイクル数を除いた割合), および、各段の電力量を表示する。電力量の算出方法は、19.3 節にて説明した通りである。

```

svc31:cycle=00000000_001a31e4 ipc=14.248 l2req=0001aebc l2mis=00002447 decode/c=0.069
pw.tot=0000000b_cff2f1e4 (00050733: 00002840 00006133 00030546 00002071 00009141) ⇒各段の総計
                    5.599 12.090 60.210 4.082 18.018 (演算器稼働率:3.25%) ⇒全体に対する比率
          各段総電力量 命令関連 命令キャッシュ関連          データキャッシュ関連          レジスタ関連          演算器関連
          ↓          ↓          ↓          ↓          ↓          ↓
          inst icache dcache reg exec
pw[00]=00000006_04a5cdea (00025847: 00000424 00006133 00018080 00000408 00000800)
pw[01]=00000000_4784c29a (00001199: 00000069 00000000 00000195 00000139 00000795)
pw[02]=00000000_43dc521a (00001138: 00000069 00000000 00000195 00000099 00000774)
pw[03]=00000000_2a69841a (00000711: 00000069 00000000 00000195 00000060 00000387)
pw[04]=00000000_42a7e99a (00001118: 00000069 00000000 00000195 00000079 00000774)
pw[05]=00000000_4c47369a (00001279: 00000069 00000000 00001122 00000040 00000047)
:
pw[35]=00000000_042e3de0 (00000070: 00000069 00000000 00000000 00000001 00000000)

```

### 20.8 シミュレーション終了時の表示

```

==== Program normal end. ====
frv_malloc_top = 0x003fe3b0
00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
====
0:cycle =0x00000000_001b9bce ⇒ 実行サイクル数 ↓実行命令数/IPC
0:frv_step =0x00000000_001c41df (FRV_IPC=1.023 w.o.swi=1.024 w.o.swi+oop0=1.024 w.o.swi+oop0+stbf=1.024)
0:frv_b_hit=0x00000000_0002025f (hit:0.643) ⇒ 初段分岐予測 HIT 回数/率
0:frv_b_mis=0x00000000_00011e23 (mis:0.357) ⇒ 初段分岐予測 MIS 回数/率
0:frv_r_hit=0x00000000_00004003 (hit:1.000) ⇒ 初段復帰アドレススタック HIT 回数/率
0:frv_r_mis=0x00000000_00000000 (mis:0.000) ⇒ 初段復帰アドレススタック MIS 回数/率
0:F1_hit =0x00000000_0008ed35 (hit:1.000) ⇒ 命令キャッシュHIT 回数/率
0:F1_mis =0x00000000_00000093 (mis:0.000) ⇒ 命令キャッシュMIS 回数/率
0:F1_rpl =0x00000000_00000000 (rpl:0.000) ⇒ 命令キャッシュ無効化回数/率
0:frv_reif =0x00000000_00001a263 (0.059) ⇒ 命令再フェッチ回数/率 (主に分岐 TAKEN 時)
0:frv_rest =0x00000000_0008f138 (0.324) ⇒ 命令再スタート回数/率 (主に分岐予測 MIS 時)
0:w_swi =0x00000000_000001a6 (0.000) ⇒ システムコール回数/率
0:w_op0b =0x00000000_0002c038 (0.100) ⇒ OP0 に関する LD-USE 待ち回数/率
0:w_exeb =0x00000000_00000000 (0.000) ⇒ レジスタ更新型 BRC に関する WRITE-READ 待ち回数/率
0:w_oeag =0x00000000_00000048 (0.000) ⇒ OP0-INBUF-FULL に関する OP1 発行待ち回数/率
0:w_oop0 =0x00000000_00000000 (0.000) ⇒ OP0-OUTBUF-FULL に関する OP1 実行待ち回数/率
0:w_stbf =0x00000000_0000007f (0.000) ⇒ OP0-STBF-FULL に関する OP1 実行待ち回数/率
0:w_l2ct_op=0x00000000_00000053 (0.000) ⇒ L2 $-REQ-QUEUE-FULL に関する OP0 発行待ち回数/率
0:w_l2ct_rt=0x00000000_00000266 (0.000) ⇒ L2 $-REQ-QUEUE-FULL に関する STBF 追出待ち回数/率
0:SB_hit =0x00000000_00000000 (hit:0.000) ⇒ LD 先が STBF にヒットした回数/率
0:L1_hit =0x00000000_000c006d (hit:1.000) ⇒ L1 $ HIT 回数/率
0:L1_mis =0x00000000_00000052 (mis:0.000) ⇒ L1 $ MIS 回数/率
0:L1_rpl =0x00000000_00000000 (rpl:0.000) ⇒ L1 $ 無効化回数/率
0:decoder =0x00000000_001b9bcd (1.000) ⇒ 命令デコーダ動作回数/率
          ↓ 各段の各ユニット動作回数/率
0.00:ea=000c008a(0.43)a2=000aa07c(0.38)a3=00022056(0.08)a4=00002000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.01:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.02:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.03:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.04:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.05:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.06:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.07:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.08:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.09:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.10:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.11:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.12:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000
0.13:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=000000

```



```

0.14:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.15:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.16:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.17:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.18:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.19:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.20:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.21:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.22:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.23:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.24:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.25:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.26:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.27:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.28:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.29:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.30:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.31:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.32:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.33:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.34:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
0.35:ea=00000000(0.00)a2=00000000(0.00)a3=00000000(0.00)a4=00000000(0.00)m1=00000000(0.00)m2=00000000(0.00)m3=00000000(0.00)m4=00000
A:L2_hit    =0x00000000_00000000(hit:0.000)           ⇒ L2 $ HIT 回数/率
A:L2_mis    =0x00000000_00000009(mis:1.000)         ⇒ L2 $ MIS 回数/率
A:L2_rpl    =0x00000000_00000000(rpl:0.000)         ⇒ L2 $ 無効化回数/率
    
```



## Chapter 21

### 総合評価

評価モデルを図 21.1 に示す。VLIW プロセッサとして動作する LAPP 初段の回路規模は、アクセラレータを搭載しない一般的なメニコアの 1 コアと同じであるとする。また、ASIC モデルにより得られた回路規模パラメータより、LAPP 次段以降の各段の回路規模は初段の 33% である。すなわち、9 段構成のサブコアを 4 個連結した 36 段構成の LAPP 全体の回路規模は、14 コアからなるメニコアの回路規模と同等である。本章では、この比を基準として、性能・回路規模・電力の比較を行う。

#### 21.1 画像処理による評価

電力モデルを追加した RTL シミュレータにより、画像フィルタを実行した結果を表 21.1 に示す。評価時の性能パラメータは表 17.1 の通りである。なお、「非アレイ実行」は LAPP 初段および L1 キャッシュ(way0) による実行、「PREFETCH のみ」は DCPL 命令の指定を用いた Local メモリ (way1-3) に対する PREFETCH を組み合わせた初段および L1 キャッシュ(way0) による実行、「アレイ実行」は PREFETCH に加えて全段を使用する LAPP 本来の実行形態である。非アレイ実行とアレイ実行の IPC 比は 1 : 1.4 であることから、おおまかには、単一スレッドどうしの比較では、シングルコアと LAPP (36 段構成) の性能比は 1 : 1.4 であると言える。

また、「PREFETCH のみ」の IPC を 14 倍した値を LAPP と同等の回路規模を有する 14 コアからなるメニコア (PREFETCH 適用) の IPC であると仮定した場合の比較を表 21.2 に示す。14 コアの場合、実行時間は理想的に 1/14 となり、14 コアが 1/14 の時間だけ動作すると仮定していることから電力量は同じである。14 コアと LAPP の回路規模は同等、また、IPC も同等であることから、理想的にスレッド分割したメニコア (L2 のバンク競合も発生しない) と、単一スレッドにより動作可能な LAPP の回路規模あたり性能比は 1 : 1、回路規模あたり消費電力比は 8 : 1 (色補正除く) であると言える。なお、色補正の電力量比率が他に比べて高いのは、複数のサブコアに属する L1 を使用するためであり、この性質は、後述する数値計算にも見られる。

図 21.2 に、フレーム補間 (SAD 計算) と鮮鋭化における電力量内訳 (19.3 節参照) を示す。命令関連 (inst)、命令キャッシュ (icache)、データキャッシュ (dcache)、レジスタ (reg)、演算器 (exec) について比較すると、14 コア通常メニコアの場合、命令キャッシュ、データキャッシュ、その他の合計がほぼ均等であるのに対し、4 コア連結 LAPP では、データキャッシュと演算器の消費電力が大部分を占める理想状態となっている。特に命令関連および命令キャッシュの電力量削減が著しく、次いでデータキャッシュおよびレジスタの電力量削減も大きいことがわかる。14 コア通常メニコアでは、14 コア分の命令関連および命令キャッシュが動作するのに対し、4 コア連結 LAPP では、各段の演算器ネットワーク (POWER\_SELRD) において電力を消費するものの、1 コア分の命令キャッシュとデコーダのみが動作し、かつ、アレイ動作中はパワーダウン (命令キャッシュの電力が 1/3) が可能であることによる削減効果が大きい。データキャッシュについては、各段において L0 キャッシュ (POWER\_L0) および伝搬機能 (POWER\_OOP4) が電力を消費するものの、1 コア分のデータキャッシュのみが稼働することによる削減効果が大きい。さらに、レジスタについても、各段において物理レジスタおよび入力セレクタ (POWER\_PREG\_XXX) が電力を消費するものの、初





図 21.1: 評価モデル

表 21.1: 画像フィルタの結果 (非アレイ実行とアレイ実行の比較)

| フィルタ種別          | 非アレイ実行 |       | PREFETCHのみ |       | アレイ実行  |     |
|-----------------|--------|-------|------------|-------|--------|-----|
|                 | IPC    | 電力量   | IPC        | 電力量   | IPC    | 電力量 |
| 色補正             | 0.513  | 63    | 1.172      | 27    | 15.574 | 12  |
| フレーム補間 (SAD 計算) | 1.190  | 614   | 1.452      | 503   | 14.248 | 68  |
| 〃 (SAD 最小位置探索)  | 1.159  | 206   | 1.258      | 190   | 28.084 | 17  |
| 〃 (補間画像生成)      | 0.936  | 160   | 1.324      | 113   | 9.002  | 14  |
| 拡大補間            | 1.752  | 309   | 1.859      | 291   | 35.445 | 25  |
| 鮮鋭化             | 1.179  | 120   | 1.694      | 83    | 27.336 | 8   |
| メディアンフィルタ       | 1.981  | 57    | 2.030      | 56    | 22.315 | 7   |
| 輪郭抽出            | 1.132  | 46    | 1.194      | 44    | 11.951 | 5   |
| 輪郭ノイズ除去         | 2.013  | 20    | 2.038      | 19    | 24.043 | 3   |
| ステレオマッチング (SAD) | 1.125  | 1,850 | 1.240      | 1,679 | 25.416 | 184 |
| 平均              | 1.308  |       | 1.511      |       | 21.341 |     |

段のレジスタファイルをパワーダウン (内容保持のために電力は1/3を仮定) できることの効果が大きいと言える。

表 21.2: 画像フィルタの結果 (14 コア通常メニコアと 4 コア連結 LAPP アレイ実行の比較)

| フィルタ種別          | 14 コア通常メニコア (1 コア性能の 14 倍を仮定) |       | 4 コア連結 LAPP アレイ実行 |     |       |
|-----------------|-------------------------------|-------|-------------------|-----|-------|
|                 | IPC                           | 電力量   | IPC               | 電力量 | 電力量比率 |
| 色補正             | 16.40                         | 27    | 15.574            | 12  | 0.444 |
| フレーム補間 (SAD 計算) | 20.32                         | 503   | 14.248            | 68  | 0.135 |
| 〃 (SAD 最小位置探索)  | 17.61                         | 190   | 28.084            | 17  | 0.089 |
| 〃 (補間画像生成)      | 18.53                         | 113   | 9.002             | 14  | 0.123 |
| 拡大補間            | 26.02                         | 291   | 35.445            | 25  | 0.085 |
| 鮮鋭化             | 23.71                         | 83    | 27.336            | 8   | 0.096 |
| メディアンフィルタ       | 28.42                         | 56    | 22.315            | 7   | 0.125 |
| 輪郭抽出            | 16.71                         | 44    | 11.951            | 5   | 0.113 |
| 輪郭ノイズ除去         | 28.53                         | 19    | 24.043            | 3   | 0.157 |
| ステレオマッチング (SAD) | 17.36                         | 1,679 | 25.416            | 184 | 0.109 |
| 平均              | 21.36                         |       | 21.341            |     | 0.147 |




図 21.2: フレーム補間と鮮鋭化の電力量比較 (14 コア通常メニコア対 4 コア連結 LAPP)

## 21.2 数値計算による評価

### 21.2.1 各プログラムの最適化手法

tomcatv

```
[tomcatv.c]
for (I=1; I<N-1; I++) {
  XX = X[J][I+1]-X[J][I-1];
  YX = Y[J][I+1]-Y[J][I-1];
  XY = X[J+1][I]-X[J-1][I];
  YY = Y[J+1][I]-Y[J-1][I];
  A  = 0.25 * (XY*XY+YY*YY);
  B  = 0.25 * (XX*XX+YX*YX);
  C  = 0.125 * (XX*XY+YX*YY);
  PXX = X[J][I+1]-2.0*X[J][I]+X[J][I-1];
  PYY = X[J+1][I]-2.0*X[J][I]+X[J-1][I];
  PXY = X[J+1][I+1]-X[J-1][I+1]-X[J+1][I-1]+X[J-1][I-1];
  RX[J][I] = A*PXX+B*PYY-C*PXY;
}
```

```
[tomcatv.s]
addi sp,#-48,sp
sti.p fp,@(sp,32); addi sp,#32,fp
movsg lr,gr11
sti gr11,@(fp,8)
sethi.p #hi(-513*4),gr12; setlo #lo(-513*4),gr12
sethi.p #hi( 513*4),gr13; setlo #lo( 513*4),gr13
add.p gr6,gr12,gr12; add gr6,gr13,gr13
sethi.p #hi((0<<30)|(1<<29)|(0<<28)|(0<<24)|(256<<12)|256),gr11; setlo #lo((256<<12)|256),gr11
dcpl.p gr4,gr11,#0; addi.p gr12,0,gr0; addi.p gr6,0,gr0; addi gr13,0,gr0
sethi.p #hi(-513*4),gr12; setlo #lo(-513*4),gr12
sethi.p #hi( 513*4),gr13; setlo #lo( 513*4),gr13
add.p gr5,gr12,gr12; add gr5,gr13,gr13
sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|256),gr11; setlo #lo(( 0<<12)|256),gr11
dcpl.p gr0,gr11,#1; addi.p gr12,0,gr0; addi.p gr5,0,gr0; addi gr13,0,gr0
sub_loop:
sethi.p #hi(-513*4),gr12; setlo.p #lo(-513*4),gr12; subicc gr7,#1,gr7,icc0
sethi.p #hi( 513*4),gr13; setlo.p #lo( 513*4),gr13; beq icc0,0x0,sub_exit
ldfi @(gr6,+4),fr0
ldfi @(gr6,-4),fr1
ldf @(gr6,gr13),fr2
ldf.p @(gr6,gr12),fr3; addi.p gr6,6,gr6; fsubs fr0,fr1,fr8
fsubs fr8,fr8,fr16 /* YX*YX */
fsubs fr2,fr3,fr9
fmuls.p fr9,fr9,fr17;/* YY*YY */ fmuls fr8,fr9,fr18 /* YX*YY */

ldfi @(gr5,+4),fr0
ldfi @(gr5,-4),fr1
ldf.p @(gr5,gr13),fr2; addi gr13,4,gr13
ldf.p @(gr5,gr12),fr3; addi.p gr12,4,gr12; fsubs fr0,fr1,fr10
fsubs fr10,fr10,fr19 /* XX*XX */
fsubs.p fr2,fr3,fr11; fadds fr16,fr19,fr16
addi.p gr13,-8,gr13;fsubs.p fr11,fr11,fr20;/* XY*XY */ fmuls fr10,fr11,fr21 /* XX*XY */
fadds.p fr17,fr20,fr17; fmuls fr16,fr22,fr16 /* A */
addi.p gr5,4,gr5; fadds.p fr18,fr21,fr18; fmuls fr17,fr22,fr17 /* B */
fmuls fr18,fr22,fr18 /* C */

ldfi.p @(gr5, 0),fr4;
ldf @(gr5,gr13),fr5
ldf.p @(gr5,gr12),fr6; fmuls fr4,fr22,fr4; /* 2*X[0][I] */
ldf.p @(gr5,gr13),fr7; fsubs fr0,fr4,fr19 /* PXX */
ldf.p @(gr5,gr12),fr8; fadds fr19,fr1,fr19 /* PXX */
fsubs.p fr2,fr4,fr20; /* PYY */ fmuls fr16,fr19,fr16
fadds fr20,fr3,fr20 /* PYY */
fsubs.p fr5,fr6,fr5; /* PXY */ fmuls fr17,fr20,fr17
fsubs.p fr5,fr7,fr5; /* PXY */ fadds fr16,fr17,fr16
fadds fr5,fr8,fr5 /* PXY */

stfi.p fr0,@(gr4,0); addi.p gr4,4,gr4; bra sub_loop
sub_exit:
ldi @(fp,8),gr11
ldi @(fp,0),fp
jmpl.p @(gr11,gr0); addi sp,#48,sp
```

tomcatv.c より、X、Y が 2 次元の入力配列、XX、XY、YX、YY、A、B、C、PXX、PYY、PXY が変数、0.25、0.125 が定数、RX が 2 次元の出力配列である。1 回のアレイ実行、すなわち I のループに注目すると、X[J-1]、X[J]、X[J+1]、Y[J-1]、Y[J]、Y[J+1] のプリフェッチが必要である。I-1、I、I+1 は同一の WAY からロード可能である。tomcatv.s では、gr5 が X[J] の先頭アドレス、gr6 が Y[J] の先頭アドレスを示し、gr4

が  $RX[J]$  の先頭アドレスを示す。1 回目の `dcp1` 命令で  $WAY0$  に  $RX[J]$  を保存する場所を確保し、 $WAY1-3$  に  $Y[J-1]$ ,  $Y[J]$ ,  $Y[J+1]$  をプリフェッチし、2 回目の `dcp1` 命令で  $WAY5-7$  に  $X[J-1]$ ,  $X[J]$ ,  $X[J+1]$  をプリフェッチする。アレイ実行が終了すると、 $J$  が 1 だけインクリメントされ再び同一のコードが実行される。このとき、 $X[J-1]$ ,  $X[J]$ ,  $Y[J-1]$ ,  $Y[J]$  に相当するデータはプリフェッチ済みであるので、 $X[J+1]$ ,  $Y[J+1]$  の示すデータのみが新たにプリフェッチされる。(他のアレイ実行等によってキャッシュが変更されていた場合は、すべてプリフェッチし直さなければならない。)



## swim-calc1

```
[calc1.c]
CALC1()
for (J=0; J<N; J++) {
  for (I=0; I<M; I++) {
    CU[J][I+1] = .5*(P[J][I+1]+P[J][I])*U[J][I+1];
    CV[J+1][I] = .5*(P[J+1][I]+P[J][I])*V[J+1][I];
    Z[J+1][I+1] = (FSDX*(V[J+1][I+1]-V[J+1][I])-FSDY*(U[J+1][I+1]-U[J][I+1]))
                  / (P[J][I]+P[J][I+1]+P[J+1][I+1]+P[J+1][I]);
    H[J][I]     = P[J][I]+.25
                  *(U[J][I+1]*U[J][I+1]+U[J][I]*U[J][I]+V[J+1][I]*V[J+1][I]+V[J][I]*V[J][I]);
  }
}
}
```

```
[calc1.s]
/*          way,      no raw, dir + , stride, pnum , dnum [words] */
sethi.p #hi((0<<30)|(1<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr27,gr30
dcpl.p gr26,gr30,#0; addi.p gr6, 0,gr0; addi gr4,0,gr0
sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr14,gr30
dcpl.p gr0, gr30,#0; addi.p gr5, 0,gr0; addi gr12,0,gr0
sethi.p #hi((2<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr14,gr30
dcpl.p gr0, gr30,#1; addi.p gr11,0,gr0; addi gr10,0,gr0

LOOP1a:
#fr5:P0[0]      fr6:P0[1]      fr7:U0[1]
/*1*/ subicc gr14,#1,gr14,icc0
beq icc0,0,LOOP1a_exit
mno0
mno0
mno0
mno0
mno0
ldfi @(gr6,4), fr6
ldfi @(gr6,0), fr5
/*10*/ ldfi @(gr5,4), fr7
addi.p gr6,#4,gr6      ; fadds fr5,fr6,fr17
addi.p gr5,#4,gr5      ; fmul fr17,fr1,fr17
fmuls fr17,fr7,fr17
stfi.p fr17, @(gr26,4) ; addi.p gr26,#4,gr26 ; bra LOOP1a
LOOP1a_exit:
...
/*          way,      no raw, dir + , stride, pnum , dnum [words] */
sethi.p #hi((0<<30)|(1<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr27,gr30
dcpl.p gr26,gr30,#0; addi.p gr6, 0,gr0; addi gr4,0,gr0
sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr13,gr30
dcpl.p gr0, gr30,#0; addi.p gr5, 0,gr0; addi gr12,0,gr0
sethi.p #hi((2<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr13,gr30
dcpl.p gr0, gr30,#1; addi.p gr11,0,gr0; addi gr10,0,gr0

LOOP2a:
#fr5:P0[0]      #fr8:V1[0]      fr9:P1[0]
/*1*/ subicc gr14,#1,gr14,icc0
beq icc0,0,LOOP2a_exit
mno0
mno0
mno0
mno0
mno0
ldfi.p @(gr6,0), fr5      ; addi gr6,#4,gr6
/*9*/ ldfi @(gr4,0), fr9
addi gr4,#4,gr4
fadds fr9,fr5,fr17
fmuls fr17,fr1,fr17
mno0
mno0
mno0
mno0
mno0
/*18*/ ldfi @(gr10,0), fr8
addi gr10,#4,gr10
fmuls fr17,fr8,fr17
stfi.p fr17, @(gr26,0) ; addi.p gr26,#4,gr26 ; bra LOOP2a
LOOP2a_exit:
```

```

/*          way,    no raw, dir + , stride, pnum , dnum [words] */
sethi.p #hi((0<<30)|(1<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr27,gr30
dcpl.p gr26,gr30,#0; addi.p gr6, 0,gr0; addi gr4,0,gr0
sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr13,gr30
dcpl.p gr0, gr30,#0; addi.p gr5, 0,gr0; addi gr12,0,gr0
sethi.p #hi((2<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr13,gr30
dcpl.p gr0, gr30,#1; addi.p gr11,0,gr0; addi gr10,0,gr0
L00P3a:
#fr10:V1[1]    fr11:U1[1]    fr12:P1[1]
/*1*/ subicc gr14,#1,gr14,icc0
      beq icc0,0,L00P3a_exit
      mnop0
      mnop0
      mnop0
      ldfi @(gr6,4), fr6
      ldfi @(gr6,0), fr5
      ldfi.p @(gr4,4), fr12 ; addi gr6,#4,gr6
/*9*/ ldfi.p @(gr4,0), fr9 ; fadds fr6,fr5,fr18
      addi.p gr4,#4,gr4 ; fadds fr18,fr12,fr18
      fadds fr18,fr9,fr18
      mnop0
      mnop0
      mnop0
      mnop0
      mnop0
      ldfi.p @(gr5,4), fr7 ; addi gr5,#4,gr5
/*18*/ ldfi.p @(gr12,4), fr11 ; addi gr12,#4,gr12
      ldfi @(gr10,4), fr10
      ldfi.p @(gr10,0), fr8 ; fsubs fr11,fr7,fr19
      addi.p gr10,#4,gr10 ; fmul fr4,fr19,fr19
      fsubs fr10,fr8,fr17
      fmul fr3,fr17,fr17
      fsubs fr17,fr19,fr17
      fdiv fr17,fr18,fr17
      stfi.p fr17, @(gr26,4) ; addi.p gr26,#4,gr26 ; bra L00P3a
L00P3a_exit:
...
/*          way,    no raw, dir + , stride, pnum , dnum [words] */
sethi.p #hi((0<<30)|(1<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr27,gr30
dcpl.p gr26,gr30,#0; addi.p gr6, 0,gr0; addi gr4,0,gr0
sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr13,gr30
dcpl.p gr0, gr30,#0; addi.p gr5, 0,gr0; addi gr12,0,gr0
sethi.p #hi((2<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
or gr30,gr13,gr30
dcpl.p gr0, gr30,#1; addi.p gr11,0,gr0; addi gr10,0,gr0
L00P4a:
#fr13:U0[0]    fr14:V0[0]
subicc gr14,#1,gr14,icc0
beq icc0,0,L00P4a_exit
mnop0
mnop0
mnop0
mnop0
mnop0
mnop0
/*9*/ ldfi.p @(gr6,0), fr5 ; addi gr6,#4,gr6
      mnop0
      mnop0
      mnop0
      mnop0
      mnop0
      mnop0
      ldfi @(gr5,4), fr7
      ldfi.p @(gr5,0), fr13 ; addi gr5,#4,gr5
/*18*/ fmul fr7,fr7,fr17
      ldfi.p @(gr10,0), fr8 ; fmul fr13,fr13,fr18
      addi.p gr10,#4,gr10 ; fadds fr17,fr18,fr17
      ldfi.p @(gr11,0), fr14 ; fmul fr8,fr8,fr18
      addi.p gr11,#4,gr11 ; fadds fr17,fr18,fr17
      fmul fr14,fr14,fr18
      fadds fr17,fr18,fr17
      fmul fr17,fr2,fr17
      fadds fr5,fr17,fr17
      stfi.p fr17, @(gr26,0) ; addi.p gr26,#4,gr26 ; bra L00P4a
L00P4a_exit:

```

calc1.c より、P、U、V が 2 次元の入力配列、FSDX、FSDY、0.25 が定数であり、CU、CV、Z、H が 2 次元の出力配列である。LAPP では出力配列は 1 つに制限されているため、calc1 のように 4 つの出力配列が必要となる場合には、4 回のアレイ実行が必要である。このときの分割方法には、以下の calc1\_a と calc1\_b の 2 通りが考えられる。ここで各アレイ実行の入力配列に注目すると大部分が共通しており、さらに 4 回の

アレイ実行すべてに必要な入力配列がL1 キャッシュサイズよりも小さいため CALC1\_a の方が適している。つまり、CU に関するアレイ実行を行う前に P, U, V をプリフェッチを完了すれば、CV, Z, H に関するアレイ実行の前に入力データに対するプリフェッチを行う必要はない。

```

CALC1_a()
for (J=0; J<N; J++) {
  for (I=0; I<M; I++) {
    CU[J][I+1] = .5*(P[J][I+1]+P[J][I])*U[J][I+1];
  }
  for (I=0; I<M; I++) {
    CV[J+1][I] = .5*(P[J+1][I]+P[J][I])*V[J+1][I];
  }
  for (I=0; I<M; I++) {
    Z[J+1][I+1] = (FSDX*(V[J+1][I+1]-V[J+1][I])-FSDY*(U[J+1][I+1]-U[J][I+1]))
                  / (P[J][I]+P[J][I+1]+P[J+1][I+1]+P[J+1][I]);
  }
  for (I=0; I<M; I++) {
    H[J][I] = P[J][I]+.25
              *(U[J][I+1]*U[J][I+1]+U[J][I]*U[J][I]+V[J+1][I]*V[J+1][I]+V[J][I]*V[J][I]);
  }
}

```

```

CALC1_b()
for (J=0; J<N; J++) {
  for (I=0; I<M; I++) {
    CU[J][I+1] = .5*(P[J][I+1]+P[J][I])*U[J][I+1];
  }
}
for (J=0; J<N; J++) {
  for (I=0; I<M; I++) {
    CV[J+1][I] = .5*(P[J+1][I]+P[J][I])*V[J+1][I];
  }
}
for (J=0; J<N; J++) {
  for (I=0; I<M; I++) {
    Z[J+1][I+1] = (FSDX*(V[J+1][I+1]-V[J+1][I])-FSDY*(U[J+1][I+1]-U[J][I+1]))
                  / (P[J][I]+P[J][I+1]+P[J+1][I+1]+P[J+1][I]);
  }
}
for (J=0; J<N; J++) {
  for (I=0; I<M; I++) {
    H[J][I] = P[J][I]+.25
              *(U[J][I+1]*U[J][I+1]+U[J][I]*U[J][I]+V[J+1][I]*V[J+1][I]+V[J][I]*V[J][I]);
  }
}

```

calc1.s では、gr6, gr4 に P[J], P[J+1], gr5, gr12 に U[J], U[J+1], gr11, gr10 に V[J], V[J+1] のアドレスが、gr26 には CU, CV, Z, H のいずれかのアドレスが格納されている。4 回のアレイ実行、すなわち LOOP1a から LOOP4a の計 4 個の I のループに注目すると、P[J], P[J+1], U[J], U[J+1], V[J], V[J+1] のプリフェッチが必要である。4 回のアレイ実行が記述されているが、プリフェッチ内容はすべてのアレイ実行で共通で、1 回目の dcp1 命令で WAY0 に出力を保存する場所を確保し、WAY1-2 に P[J], P[J+1] をプリフェッチ、2 回目の dcp1 命令で WAY5-6 に U[J], U[J+1], 3 回目で WAY9-10 に V[J], V[J+1] をプリフェッチする。前述のように 2 番目以降のアレイ実行ではプリフェッチ済みであることを自動的に検出し、即座にプリフェッチは完了する。ここで、WAY1-2 の内容 (P) は 1-9 段目、WAY5-6 の内容 (U) は 10-18 段目、WAY9-10 の内容 (V) は 19 段目以降からしか読み込むことができない点に注意が必要である。また、ロードと演算の間が離れているとその間を伝搬するためのレジスタを確保しなければならないため、nop を入れる場所にも注意を要する。アレイ実行が終了すると、J が 1 だけインクリメントされ再び同一のコードが実行される。このとき、P[J], U[J], V[J] に相当するデータはプリフェッチ済みであるので、P[J+1], U[J+1], V[J+1] の示すデータのみが新たにプリフェッチされる。

## swim-calc2

```
[calc2.c]
CALC2()
for (J=0; J<N; J++) {
  for (I=0; I<M; I++) {
    UNEW[J][I+1] = UOLD[J][I+1]
      +TDTS8*(Z[J+1][I+1]+Z[J][I+1])*(CV[J+1][I+1]+CV[J+1][I]+CV[J][I]+CV[J][I+1])
      -TDTSDX*(H[J][I+1]-H[J][I]);
    VNEW[J+1][I] = VOLD[J+1][I]
      -TDTS8*(Z[J+1][I+1]+Z[J+1][I])*(CU[J+1][I+1]+CU[J+1][I]+CU[J][I]+CU[J][I+1])
      -TDTSDY*(H[J+1][I]-H[J][I]);
    PNEW[J][I] = POLD[J][I]
      -TDTSDX*(CU[J][I+1]-CU[J][I])
      -TDTSDY*(CV[J+1][I]-CV[J][I]);
  }
}
```

```
[calc2.s]
/*          way      no raw, dir + , stride, pnum,  dnum [words] */
sethi.p #hi((0<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr15 ; setlo #lo((0<<12)|0),gr15
or gr15,gr12,gr15
dcpl.p gr27,gr15,#0 ; addi.p gr5,0,gr0; addi gr4,0,gr0
sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr15 ; setlo #lo((0<<12)|0),gr15
or gr15,gr7,gr15
addi gr15,1,gr15
dcpl.p gr0, gr15,#0 ; addi.p gr30,0,gr0; addi gr13,0,gr0
sethi.p #hi((2<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr15 ; setlo #lo((0<<12)|0),gr15
or gr15,gr7,gr15
addi gr15,1,gr15
dcpl.p gr0, gr15,#0 ; addi.p gr10,0,gr0; addi.p gr6,0,gr0; addi gr28,0,gr0;
sethi.p #hi((3<<30)|(0<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr15 ; setlo #lo((0<<12)|0),gr15
or gr15,gr7,gr15
addi gr15,1,gr15
dcpl.p gr0, gr15,#1 ; addi.p gr11,0,gr0; addi gr16,0,gr0
LOOP21a:
/*1*/ subicc gr7,#1,gr7,icc0
beq icc0,0,LOOP21a_exit
mnop0
mnop0
mnop0
mnop0
mnop0
ldfi.p @(gr4,4), fr4 ; addi gr4,#4,gr4
/*9*/ ldfi.p @(gr5,4), fr5 ; addi gr5,#4,gr5
mnop0
fadds fr4,fr5,fr17
fmuls fr17,fr1,fr17
mnop0
mnop0
mnop0
mnop0
/*18*/ mnop0
mnop0
mnop0
mnop0
ldfi @(gr6,0), fr4 ;
ldfi.p @(gr6,4), fr5 ; addi gr6,#4,gr6
ldfi @(gr10,0), fr6 ;
ldfi.p @(gr10,4), fr7 ; addi.p gr10,#4,gr10 ; fadds fr4,fr5,fr19
/*27*/ ldfi.p @(gr28,4), fr4 ; addi.p gr28,#4,gr28 ; fadds fr19,fr6,fr19
ldfi.p @(gr11,0), fr8 ; fadds fr19,fr7,fr19
ldfi.p @(gr11,4), fr9 ; fmuls fr17,fr19,fr17
addi gr11,#4,gr11 ; fadds fr4,fr17,fr17
fsubs fr9,fr8,fr18
fmuls fr18,fr2,fr18
fsubs fr17,fr18,fr17
stfi.p fr17, @(gr27,4) ; addi.p gr27,#4,gr27 ; bra LOOP21a
LOOP21a_exit:
```

```

/*          way          no raw, dir + , stride, pnum,  dnum [words] */
sethi.p #hi((0<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<12)|0),gr15
or gr15,gr12,gr15
dcpl.p gr27,gr15,#0 ; addi.p gr5,0,gr0; addi gr4,0,gr0
sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<12)|0),gr15
or gr15,gr7,gr15
addi gr15,1,gr15
dcpl.p gr0, gr15,#0 ; addi.p gr30,0,gr0; addi gr13,0,gr0
sethi.p #hi((2<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<12)|0),gr15
or gr15,gr7,gr15
addi gr15,1,gr15
dcpl.p gr0, gr15,#0 ; addi.p gr10,0,gr0; addi.p gr6,0,gr0; addi gr28,0,gr0;
sethi.p #hi((3<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<12)|0),gr15
or gr15,gr7,gr15
addi gr15,1,gr15
dcpl.p gr0, gr15,#1 ; addi.p gr11,0,gr0; addi gr16,0,gr0
LOOP22a:
/*1*/ subicc gr7,#1,gr7,icc0
beq icc0,0,LOOP22a_exit
mnop0
...
/*9*/ mnop0
...
mnop0
ldfi @(gr30,4), fr4
/*18*/ ldfi.p @(gr30,0), fr5 ; addi gr30,#4,gr30
ldfi.p @(gr6,0), fr7 ; addi gr6,#4,gr6
ldfi.p @(gr10,0), fr6 ; addi gr10,#4,gr10 ; fsubs fr4,fr5,fr17
; fmul fr17,fr2,fr17
ldfi.p @(gr28,0), fr8 ; addi gr28,#4,gr28 ; fsubs fr7,fr6,fr18
fmuls fr18,fr3,fr18
fsubs fr8,fr17,fr17
fsubs fr17,fr18,fr17
stfi.p fr17, @(gr27,0) ; addi.p gr27,#4,gr27 ; bra LOOP22a
LOOP22a_exit:
...
/*          way          no raw, dir + , stride, pnum,  dnum [words] */
sethi.p #hi((0<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<12)|0),gr15
or gr15,gr12,gr15
addi gr15,1,gr15
dcpl.p gr27,gr15,#0 ; addi.p gr5,0,gr0; addi gr4,0,gr0
sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<12)|0),gr15
or gr15,gr7,gr15
addi gr15,1,gr15
dcpl.p gr0, gr15,#0 ; addi.p gr30,0,gr0; addi gr13,0,gr0
sethi.p #hi((2<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<12)|0),gr15
or gr15,gr7,gr15
addi gr15,1,gr15
dcpl.p gr0, gr15,#0 ; addi.p gr10,0,gr0; addi.p gr6,0,gr0; addi gr28,0,gr0;
sethi.p #hi((3<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<12)|0),gr15
or gr15,gr7,gr15
addi gr15,1,gr15
dcpl.p gr0, gr15,#1 ; addi.p gr11,0,gr0; addi gr16,0,gr0
LOOP23a:
/*1*/ subicc gr7,#1,gr7,icc0
beq icc0,0,LOOP23a_exit
mnop0
mnop0
mnop0
mnop0
mnop0
ldfi @(gr4,4), fr4
/*9*/ ldfi @(gr4,0), fr5
addi gr4,#4,gr4
fadds fr4,fr5,fr17
fmuls fr17,fr1,fr17
mnop0
mnop0
ldfi @(gr13,4), fr4
ldfi.p @(gr13,0), fr5 ; addi gr13,#4,gr13
ldfi @(gr30,0), fr6
/*18*/ ldfi.p @(gr30,4), fr7 ; addi.p gr30,#4,gr30 ; fadds fr4,fr5,fr18
fadds fr18,fr6,fr18
fadds fr18,fr7,fr18
fmuls fr17,fr18,fr17
mnop0
mnop0
mnop0
mnop0
/*27*/ ldfi.p @(gr28,0), fr4 ; addi gr28,#4,gr28
ldfi.p @(gr16,0), fr5 ; addi gr16,#4,gr16
ldfi.p @(gr11,0), fr8 ; addi gr11,#4,gr11
fsubs fr4,fr17,fr17
fsubs fr5,fr8,fr18
fmuls fr18,fr3,fr18
fsubs fr17,fr18,fr17
stfi.p fr17, @(gr27,0) ; addi.p gr27,#4,gr27 ; bra LOOP23a
LOOP23a_exit:

```

calc2.c より, UOLD, VOLD, POLD, CU, CV, Z, H が 2 次元の入力配列, TDTS8, TDTS DX, TDTS DY が定数であり, UNEW, VNEW, PNEW が 2 次元の出力配列である. 出力が 3 配列であるので, swim-calc2 と同様に 1 イタレーションあたり 3 回のアレイ実行が必要である.

UOLD, VOLD, POLD の再利用性が無いため, これらのプリフェッチには同一の WAY を割り当てる. 残りの入力データには再利用性があり, 3 回のアレイ実行で必要となる配列は CU[J], CU[J+1], CV[J], CV[J+1], Z[J], Z[J+1], H[J], H[J+1] である. プリフェッチ済みかどうかの判定は同一段に接続された WAY 間でしか行われなないため, 再利用性を最大限生かすためには同一の配列は同一段に接続された WAY に割り当てることが望ましい. したがって, この場合は 4 つの入力配列を各 WAY に割り当てる必要があるが, 特に WAY13-15 については, 第 28 段目に接続されているため, 変数の割り当てによっては演算器段数が不足する可能性がある. ここでは, WAY1-2 に Z[J], Z[J+1], WAY5-6 に CU[J], CU[J+1], WAY9-10 に CV[J], CV[J+1], WAY13-14 に H[J], H[J+1] を割り当てた. UOLD, VOLD, POLD は空き WAY に割り当てることになるが, 伝搬コストと残り演算器段数のバランスを考慮し WAY11 に割り当てた.

calc2.s では, gr5, gr4 に Z[J], Z[J+1], gr30, gr13 に CU[J], CU[J+1], gr10, gr6 に CV[J], CV[J+1], gr11, gr16 に H[J], H[J+1] のアドレス, gr28 には UOLD, POLD, VOLD のいずれか, gr27 に UNEW, PNEW, VNEW のいずれかのアドレスが格納されている. 以降は calc1 と同様である.





表 21.3: 数値計算の結果 (非アレイ実行とアレイ実行の比較)

| プログラム種別        | 非アレイ実行 |       | PREFETCHのみ |       | アレイ実行  |     |
|----------------|--------|-------|------------|-------|--------|-----|
|                | IPC    | 電力量   | IPC        | 電力量   | IPC    | 電力量 |
| tomcatv        | 0.946  | 114   | 1.160      | 93    | 18.405 | 11  |
| swim-calc1     | 0.417  | 1,464 | 0.501      | 1,218 | 7.807  | 128 |
| swim-calc2     | 0.381  | 1,652 | 0.558      | 1,128 | 12.750 | 110 |
| mgrid-resid64  | 1.336  | 6.4   | 1.349      | 6.4   | 14.683 | 1.6 |
| mgrid-resid128 | 0.700  | 48    | 0.695      | 48    | 17.839 | 5   |
| 平均             | 0.756  |       | 0.852      |       | 14.296 |     |

表 21.4: 数値計算の結果 (14 コア通常メニコアと 4 コア連結 LAPP アレイ実行の比較)

| プログラム種別        | 14 コア通常メニコア (1 コア性能の 14 倍を仮定) |       | 4 コア連結 LAPP アレイ実行 |     |       |
|----------------|-------------------------------|-------|-------------------|-----|-------|
|                | IPC                           | 電力量   | IPC               | 電力量 | 電力量比率 |
| tomcatv        | 16.24                         | 93    | 18.405            | 11  | 0.118 |
| swim-calc1     | 7.01                          | 1,218 | 7.807             | 128 | 0.105 |
| swim-calc2     | 7.81                          | 1,128 | 12.750            | 110 | 0.097 |
| mgrid-resid64  | 18.88                         | 6.4   | 14.683            | 1.6 | 0.250 |
| mgrid-resid128 | 13.12                         | 48    | 17.839            | 5   | 0.104 |
| 平均             | 11.92                         |       | 14.296            |     | 0.134 |

mgrid.c より, V, U が 3 次元の入力配列, A[0-3] が定数であり, R が 3 次元の出力配列である. 1 回のアレイ実行に注目すると, 入力配列が 3 次元であるため, プリフェッチは V[I3][I2] と U[I3-1][I2-1], U[I3-1][I2], U[I3-1][I2+1], U[I3][I2-1], U[I3][I2], U[I3][I2+1], U[I3+1][I2-1], U[I3+1][I2], U[I3+1][I2+1] の合計 10WAY 必要である. ここでは WAY1-3 に U[I3-1][I2-1], U[I3-1][I2], U[I3-1][I2+1], WAY5-7 に U[I3][I2-1], U[I3][I2], U[I3][I2+1], WAY9-11 に U[I3+1][I2-1], U[I3+1][I2], U[I3+1][I2+1] を割り当てる. 以降は他のプログラムと同様である.

## 21.2.2 評価結果

tomcatv, swim, mgrid の実行結果を表 21.3 および表 21.4 に示す. 評価時の性能パラメータは表 17.1 の通りである. 画像処理と同様に, 単一スレッドどうしの比較では, シングルコアと LAPP (36 段構成) の性能比は 1 : 16, 単一スレッドにより動作可能な LAPP の回路規模あたり性能比は 1 : 1, 回路規模あたり消費電力比は 8 : 1 であると言える. なお, mgrid において「非アレイ実行」と「PREFETCHのみ」の性能に大差がないのは, 「アレイ実行」では way5-7,9-11 に対応する配列要素が, 「PREFETCHのみ」では PREFETCH 対象外であり, way0 において発生するキャッシュミスが効果を薄めるためと考えられる.

図 21.3 に, tomcatv と mgrid128 における電力量内訳 (19.3 節参照) を示す. 画像処理の場合と同様に数値計算においても, 14 コア通常メニコアの場合, 命令キャッシュ, データキャッシュ, その他の合計がほぼ均等であるのに対し, 4 コア連結 LAPP では, データキャッシュと演算器の消費電力が大部分を占める理想状態となっていることがわかる.

また, 表 21.5 に, 4 および 64 スレッド分割による実行結果を示す. mgrid-resid128x4PE は, PE 間連携機能 (ICPL 命令) により mgrid-resid 全体を 4 スレッドにて実行した場合の測定結果 (非アレイ実行は各 PE の初段のみによる 4 スレッド実行, アレイ実行は 36 段構成の PE を 4 台投入した 4 スレッド実行) である. mgrid-resid128x64PE は, 同様に 64 スレッド (アレイ実行は, サブコア数 256, 一般的メニコアの 1024 コア構成と同規模) にて実行した. 各々, L1way 長, L2 バンク数, インタリーブ間隔を変化させている.

まず, L1way 長が 4KB の場合, 4 スレッド実行, 64 スレッド実行のいずれにおいても「非アレイ実行」




図 21.3: tomcatv と mgrid128 の電力量比較 (14 コア通常メニコア対 4 コア連結 LAPP)

表 21.5: 数値計算の結果 (4-64 スレッド分割における非アレイ実行とアレイ実行の比較)

| プログラム種別                        | 非アレイ実行   |         | PREFETCHのみ |         | アレイ実行    |       |
|--------------------------------|----------|---------|------------|---------|----------|-------|
|                                | IPC      | 電力量     | IPC        | 電力量     | IPC      | 電力量   |
| mgrid-resid128x4PE             |          |         |            |         |          |       |
| (L1way 長:16K,L2bank:8way/64B)  | 1.337*4  | 812*4   | 1.333*4    | 814*4   | 15.822*4 | 198*4 |
| (L1way 長: 8K,L2bank:8way/64B)  | 1.335*4  | 813*4   | 1.332*4    | 814*4   | 15.887*4 | 198*4 |
| (L1way 長: 4K,L2bank:8way/64B)  | 0.805*4  | 1,349*4 | 0.826*4    | 1,313*4 | 15.862*4 | 198*4 |
| (L1way 長:16K,L2bank:8way/4K)   | 1.337*4  | 812*4   | 1.333*4    | 814*4   | 15.617*4 | 201*4 |
| (L1way 長: 8K,L2bank:8way/4K)   | 1.335*4  | 813*4   | 1.331*4    | 815*4   | 15.202*4 | 207*4 |
| (L1way 長: 4K,L2bank:8way/4K)   | 0.813*4  | 1,336*4 | 0.817*4    | 1,328*4 | 15.129*4 | 207*4 |
| (L1way 長: 4K,L2bank:256way/4K) | 0.843*4  | 1,289*4 | 0.839*4    | 1,293*4 | 16.616*4 | 187*4 |
| mgrid-resid128x64PE            |          |         |            |         |          |       |
| (L1way 長:16K,L2bank:8way/64B)  | 0.897*64 | 151*64  | 0.891*64   | 152*64  | 1.914*64 | 88*64 |
| (L1way 長: 8K,L2bank:8way/64B)  | 0.895*64 | 151*64  | 0.891*64   | 152*64  | 1.915*64 | 88*64 |
| (L1way 長: 4K,L2bank:8way/64B)  | 0.211*64 | 643*64  | 0.203*64   | 668*64  | 1.913*64 | 88*64 |
| (L1way 長:16K,L2bank:8way/4K)   | 0.899*64 | 151*64  | 0.855*64   | 158*64  | 1.899*64 | 89*64 |
| (L1way 長: 8K,L2bank:8way/4K)   | 0.897*64 | 151*64  | 0.841*64   | 161*64  | 1.890*64 | 90*64 |
| (L1way 長: 4K,L2bank:8way/4K)   | 0.212*64 | 641*64  | 0.200*64   | 679*64  | 1.902*64 | 89*64 |
| (L1way 長: 4K,L2bank:256way/4K) | 0.668*64 | 203*64  | 0.666*64   | 203*64  | 1.935*64 | 86*64 |

および「PREFETCHのみ」では、深刻な性能低下が見られる。一方、「アレイ実行」では、ほとんど差はない。L1way長の不足に対しては、複数サブコアのLocalメモリに対するPREFETCH機能が極めて有効であることがわかる。次に、L1way長を4KBとしてL2バンク数を8と256に変化させたところ、64スレッド実行かつバンク数8では、「非アレイ実行」および「PREFETCHのみ」に深刻な性能低下が見られた。64スレッドの場合、L2リクエストが多数競合していると推測される。また、「アレイ実行」では、L2bankのインタリーブ単位を64Bと4KBに変化させた際の性能に差があり、64Bのほうが若干高性能である(L2bank=256wayに匹敵)。これはバンク参照が均一化するためと考えられるが、キャッシュライン長を超えてバースト転送できる機会の有効利用を考えた場合、性能が逆転する可能性がある。

さて、同一回路規模での比較を行うために、表21.6に、64スレッド分割の「PREFETCHのみ」と4スレッド分割の「アレイ実行」を再掲した。なお、スレッドあたりの回路規模は厳密には1:14なので、56スレッド分割の「PREFETCHのみ」と比較すべきであるが、データ分割を簡単化するために64スレッド分割の「PREFETCHのみ」と比較している。L1way長が8KB以上の場合、性能比では10:11、電力比では12:1となっている。14%面積増の64スレッドを投入しても「PREFETCHのみ」が4スレッド分割の「アレイ実行」に性能で勝てないのは、L2におけるバンク競合のためと推測される。また、このために電力比も大きくなっていると考えられる。

表 21.6: 数値計算の結果 (4-64 スレッド分割における非アレイ実行とアレイ実行の比較)

| プログラム種別                       | 64 スレッド PREFETCH のみ |        | 4 スレッドアレイ実行 |       |       |
|-------------------------------|---------------------|--------|-------------|-------|-------|
|                               | IPC                 | 電力量    | IPC         | 電力量   | 電力量比率 |
| (L1way 長:16K,L2bank:8way/64B) | 0.891*64            | 152*64 | 15.822*4    | 198*4 | 0.081 |
| (L1way 長: 8K,L2bank:8way/64B) | 0.891*64            | 152*64 | 15.887*4    | 198*4 | 0.081 |
| (L1way 長: 4K,L2bank:8way/64B) | 0.203*64            | 668*64 | 15.862*4    | 198*4 | 0.018 |
| (L1way 長:16K,L2bank:8way/4K)  | 0.855*64            | 158*64 | 15.617*4    | 201*4 | 0.079 |
| (L1way 長: 8K,L2bank:8way/4K)  | 0.841*64            | 161*64 | 15.202*4    | 207*4 | 0.080 |
| (L1way 長: 4K,L2bank:8way/4K)  | 0.200*64            | 679*64 | 15.129*4    | 207*4 | 0.019 |




図 21.4: 電力消費モデル総覧

## 21.3 結論

図 21.4 に電力消費モデルを総覧する。本研究では、今後、プロセッサの主流となることが予想されているメニコア構成に関し、既存命令セット、Local メモリと外部データ・プリフェッチ機構、さらに、パワーゲーティングとの親和性を兼ね備えるアクセラレータ構成方式について詳細に検討し、性能評価モデル、回路遅延検証モデル、および、回路規模・電力評価モデルを用いた定量的評価を行った。特に、複数コアに分散配置される演算器、物理レジスタ、L1 キャッシュおよび Local メモリを線形接続して既存命令セットを動作させる演算方式、プリフェッチ時間に隠蔽可能な命令写像方式、小規模物理レジスタおよび小規模キャッシュを用いて本来のレジスタ/キャッシュ空間を仮想的に提供できる伝搬方式を新たに考案し、有効性を実証した。単一スレッドの比較では、単一コア構成に比べて性能で 1.4 倍、また、同一回路規模の比較では、アクセラレータを搭載しない場合 (図 21.4(A) に対応) に比べて、性能は同等、消費電力は、画像処理や一般的な数値計算では  $1/8$  (図 21.4(B) に対応)、1 本の出力配列数が必要とする入力配列数が多い色補正や mgrid では  $1/4$  (図 21.4(C) に対応) であることを明らかにした。なお、Vector 命令を利用する場合は、各段の L0 キャッシュに必要な回路を縮小することができるため、後者のプログラムも  $1/8$  (図 21.4(D) に対応) に改善できると考えられる。全体としては、図 21.5 に示すように、命令キャッシュのパワーダウンによる電力削減効果が大きく、次いでデータキャッシュの電力削減効果、さらに、レジスタの電力削減効




図 21.5: 電力削減の内訳

果も大きく寄与することがわかった。本構成手法が、現状のメニコアが抱える課題、すなわち、コア全体の演算性能に対して外部データ供給能力が脆弱である課題を解決する有効な手段として、今後、広く利用されることを期待する。本構成手法の特長をまとめると、以下の通りである。

- 複数サブコアのレジスタ・演算器・Local メモリをスケラブルに連結し、既存命令列のシングルスレッド実行にて 50 超の IPC を達成する命令写像およびストリーム処理
- アレイ動作時フロントエンド停止機構および細粒度パワーゲーティングによる低消費電力化
- 多機能 PREFETCH 命令、自動 way ローテーション機構、冗長 PREFETCH 抑止による複数サブコアの L1 キャッシュと Local メモリの効果的制御
- L2 キャッシュを経由しないコア間連携機構および自動マルチスレッド化機構によるスケラブルな自動並列化

## 21.4 関連発表

1. Naveen Devisetti, Takuya Iwakami, Kazuhiro Yoshimura, Takashi Nakada, Jun Yao, Yasuhiko Nakashima: "LAPP: A Low Power Array Accelerator with Binary Compatibility", HPPAC2011, pp.849-857, May. (2011)
2. 岩上拓矢, 吉村和浩, 中田尚, 中島康彦: "仮想化機構による演算器アレイ型アクセラレータの効率化", 先進的計算基盤システムシンポジウム SACSIS2011 論文集, pp.136-143, May. (2011)
3. 森浩大, 大上俊, 下岡俊介, 吉村和浩, 中田尚, 中島康彦: "演算器アレイ型アクセラレータのための命令変換手法", 先進的計算基盤システムシンポジウム SACSIS2011 論文集 (ポスター), 11-608, May. (2011)
4. YAO Jun, Yasuhiko NAKASHIMA: "EReLA: Exploiting Efficiency of Redundant Executions on an FU array", 情報処理学会研究報告, Vol.2011-ARC-194(9), pp.1-5, Mar. (2011)
5. Kazuhiro YOSHIMURA, Takuya IWAKAMI, Takashi NAKADA, Jun YAO, Hajime SHIMADA and Yasuhiko NAKASHIMA: "An Instruction Mapping Scheme for FU Array Accelerator", IEICE Trans. on Information and Systems, Vol.E94-D, No.2, pp.286-297, Feb. (2011)
6. 中島康彦: "プログラムモデルを維持しつつ大幅な高性能・低電力化を可能とするプロセッサアーキテクチャ", 第 18 回<けいはんな>新産業創出交流センター シーズフォーラム, Jan. (2011)
7. 大上俊, 岩上拓矢, 吉村和浩, 中田尚, 中島康彦: "アレイ型アクセラレータにおける演算器間ネットワークの設計", 集積回路研究会 (ICD), Dec (2010) 【電子情報通信学会集積回路研究会優秀若手研究ポスター賞】
8. 下岡俊介, 岩上拓矢, 吉村和浩, 中田尚, 中島康彦: "演算器アレイ型アクセラレータにおけるメモリア

- クセス機構の設計”, 集積回路研究会 (ICD), Dec (2010)
9. 岩上拓矢, 吉村和浩, 森浩大, 中田尚, 中島康彦: ”演算器アレイを拡張する細粒度時分割機構”, 集積回路研究会 (ICD), Dec (2010)
  10. 森浩大, 岩上拓矢, 吉村和浩, 中田尚, 中島康彦: ”演算器アレイ型アクセラレータのための命令変換手法の検討”, SWoPP2010(Vol.2010-ARC-190 No.26 2010/8/4), pp.1-6, Aug. (2010)
  11. 岩上拓矢, 吉村和浩, 上利宗久, 中田尚, 中島康彦: ”プログラマビリティを備える低電力アクセラレータの提案と評価”, 先進的計算基盤システムシンポジウム SACSIS2010 論文集 (poster), May. (2010)
  12. Takuya Iwakami, Munehisa Agari, Kazuhiro Yoshimura, Takashi Nakada, Yasuhiko Nakashima: ”Area Optimization of FU Array in Low-Power Accelerators”, IEEE Symposium on Low-Power and High-Speed Chips 2010 (poster), Apr. (2010)
  13. 吉村和浩, 上利宗久, 中田尚, 中島康彦: ”演算器アレイ型プロセッサのための命令スケジューラ的设计と評価”, 信学技報, Vol.109, No.474, pp.511-516, Mar. (2010)
  14. 中田尚, 中島康彦: ”線形アレイ VLIW プロセッサにおける適応性検討”, 情報処理学会研究報告, Vol.2009-ARC-186, No.10, HOKKE-17, pp.1-9, Nov. (2009)
  15. 上利宗久, 中田尚, 中島康彦: ”線形アレイ型 VLIW プロセッサの面積効率評価”, 平成 21 年度情報処理学会関西支部大会講演論文集, A-03, Sep. (2009) 【情報処理学会関西支部大会学生奨励賞】
  16. 中島康彦: ”グリーンコンピューターへの道～計算の低消費電力化～”, 関西学研都市 6 大学市民講座, Oct. (2009) 【招待講演】
  17. 中田尚, 上利宗久, 中島康彦: ”画像処理向け線形アレイ VLIW プロセッサ”, 先進的計算基盤システムシンポジウム SACSIS2009 論文集, pp.293-300, May. (2009)
  18. Munehisa Agari, Takashi Nakada, Yasuhiko Nakashima: ”A Linear Array VLIW Processor for Image Processing”, IEEE Symposium on Low-Power and High-Speed Chips 2009 (poster), p.153, Apr. (2009)
  19. 中島康彦: ”脱マルチコアの試み -ヘテロ SMT 型 VLIW とリニアアレイ型 VLIW -”, 情報処理学会ものづくり基盤コンピューティングシステム研究会招待講演, Mar. (2009)
  20. 中島康彦: ”3-way から 9-way に至る最近の VLIW 研究紹介”, 電子情報通信学会コンピュータシステム研究会招待講演, CPSY, Vol.2008 No.43-52, pp.31-36, Dec. (2008)
  21. 上利宗久, 中田尚, 中島康彦: ”N倍速を目指す VLIW プロセッサの構想”, IPSJ SIG Technical Report, 2008-ARC-180, pp21-24, Oct. (2008)
  22. 市來亮人: ”プロセッサ評価のためのハイブリッドプラットフォーム”, STARC フォーラム/シンポジウム 学生ポスター, Jul. (2008)
  23. Akihito Ichiki, Takashi Nakada, Yasuhiko Nakashima: ”A Hybrid Platform for Practical Evaluation of Processors”, IEEE Symposium on Low-Power and High-Speed Chips 2008 (poster), Apr. (2008)



# Appendix A

## 命令一覧





## Appendix B

### モデル依存情報



# Appendix C

## 用語集

**プロセス** 1つのプログラムの実行状態であり、計算資源（実行に関わるソフトウェアから観測可能な全てのコア内外の論理的アーキテクチャレジスタおよび論理的メモリアドレス空間）の内容の総体である。

**論理メモリ空間** 1つのプロセスに対応して1つ割り当てられる論理的なメモリアドレス空間である。当該プログラムの実行に参画するコアは、OS 機能を実行する場合も含めて当該論理メモリ空間のみを参照することができる。

**スレッド** 1つのプロセスの実行に参画するコア毎に論理的に認識される計算資源の内容の総体である。1つのプロセスを単一コアにより実行する場合、プロセスとスレッドは同一となる。1つのプロセスを複数コアにより並列実行する場合、1つのプロセスに複数のスレッドが属する。命令語単位のステップ実行はスレッド毎に行うことができる。

**コアグループ** 1つのプロセスの実行に参画する実コアの集合である。プログラムヘッダ情報に基づいてOS がコアグループを構成し、コアグループに属する1つの実コアによりプログラムの実行が開始される。以後、当該プロセスの実行は、コアグループに属する実コアのみにより行われる。なお、プロセス実行中に動的にコアグループを再構成することも考えられるが、このようなプロセスが複数同時に存在する場合、OS による物理コア割り当て作業が複雑化し、場合によってはプロセスの停止など予測不能な著しい性能低下を引き起こす。このため、本仕様ではコアグループの動的再構成を規定しない。

**物理コア番号** ハードウェアの物理的構成に依存し、各コアの物理位置によって一意に決まるコア番号である。使用可能状態や使用不可能状態（ハードウェア障害や未実装等による）は物理コア番号によりOS に通知される。

**実コア番号** プログラムから認識される論理的なコア番号である。OS による物理コア割り当て作業により、物理コア番号が実コア番号に変換された後、各プロセスに対して提供される。OS が設定するコア番号変換表に基づき、コア番号の変換を行う機構がコア番号変換機構である。

**DSM 機能** 1つの物理コアに1つ付随して物理アドレス空間の一部を専有する局所メモリ（物理 DSM）および DSM 参照のための各機構の総称である。

**実 DSM 番号** 物理コア番号と物理 DSM 番号が1対1に対応することから、実コア番号に連動する番号である。各プロセスにおいて実 DSM 領域を一意に特定する際に使用する。

**DSM アドレス変換機構 (DSM-SAT)** プロセス毎に、各実 DSM 領域の各ページ（ページサイズは DSM-SAT 固有）に対応付ける物理 DSM 領域内のページ位置を指定する制御レジスタ群である。関連して、物理 DSM 領域をまたぐアドレス境界を物理 DSM 境界と呼ぶ。

**実 DSM 予約空間** 論理メモリ空間中、実 DSM 番号順に実 DSM 領域が写像される空間である。コアグループの構成によっては DSM の実体がないアドレス範囲も存在するため、予約空間という表現を使用する。実コア番号と物理コア番号の対応はコア番号変換表に従うため、異なる物理コアに属する DSM 領域内ページを1つの実 DSM 領域内に混在させることはできない。すなわち、物理 DSM 境界を越えてアドレス変換を行うことはできない。

**CSM 機能** 各クラスタに付随して物理アドレス空間の一部を専有する局所メモリ（物理 CSM）および CSM 参照のための各機構の総称である。

**CSM アドレス変換機構 (CSM-SAT)** プロセス毎に、実 CSM 予約空間の各ページ (ページサイズは CSM-SAT 固有) に対応付ける物理 CSM 領域内のページ位置を指定する制御レジスタ群である。関連して、クラスタをまたぐアドレス境界を物理 CSM 境界と呼ぶ。

**実 CSM 予約空間** 論理メモリ空間中、物理 CSM がページを単位として連続的に写像される空間である。CSM の構成によっては CSM の実体がないアドレス範囲も存在するため、予約空間という表現を使用する。実 DSM 予約空間と異なり、異なるクラスタに属する物理 CSM の各ページを混在させることができる。すなわち、物理 CSM 境界を越えてアドレス変換を行うことができる。

**物理 DDR アドレス** システムに接続される物理的な DDR メモリ内の位置を特定するために使用される。物理 DDR アドレスは DDR が接続されるクラスタ毎に連続であり、全クラスタで 1 つの物理 DDR アドレス空間を構成する。

**Firmware 領域** 物理 DDR アドレス空間上に存在し、リセットや IPL の際に特権モードで動作するプログラムおよびデータが配置される領域である。ユーザモードにあるプロセスは本領域を直接参照することはできない (OS が設定する DDR アドレス変換機構によりアクセス例外が報告される)。

**OS 領域** 物理 DDR アドレス空間上に存在し、Firmware の IPL 動作により OS が格納される領域である。ユーザモードにあるプロセスは本領域を直接参照することはできない (OS が設定する DDR アドレス変換機構によりアクセス例外が報告される)。ユーザモードにあるプロセスは、システムコール命令 (ticc) を発行することにより特権モードへ移行し、本領域の機能を利用することができる。

**I/O 制御領域** 物理 DDR アドレス空間に連続する領域であり、I/O 機器の制御レジスタや物理入出力バッファが配置される。実体は物理 DDR アドレス空間上には存在しないが、OS 制御下の DDR アドレス変換機構により DDR 空間への写像が可能である。

**DDR 空間** 物理 DDR アドレス空間に写像される Firmware 領域、OS 領域、ユーザ DDR 領域の総称である。ユーザモードのプロセスから観測可能な論理メモリ空間はユーザ DDR 領域、一部の I/O 制御領域、実 DSM 予約空間、実 CSM 予約空間に大別されることから、ユーザモードのプロセスの視点から説明を行う場合には、ユーザ DDR 領域を DDR 空間と呼ぶ場合がある。

**DDR アドレス変換機構 (DDR-SAT)** DSM-SAT および CSM-SAT を除く、DDR 空間を物理 DDR アドレスに変換するためのアドレス変換表およびアドレス変換過程から構成される論理的な機構である。アドレス変換に使用する変換表は OS による更新される。モデルによってはアドレス変換過程の一部もソフトウェア (OS) により実現される。

**特権命令** 特権モードでのみ使用が許可される命令の総称である。一般に Firmware や OS が使用する。

**L2-TAG** L2 キャッシュの各バンクに設けられる TAG の集合体である。L1 キャッシュミスを検出した場合、DDR アドレス変換後の物理 DDR アドレスを用いて同一クラスタの L2 バンクから 1 つが選択され、さらに物理 DDR アドレスにより決まる L2-TAG の内容により L2 キャッシュの HIT/MISS が判定される。L2-TAG は物理 DDR アドレスの下位ビットによりバンク分割され、バンク内位置も物理 DDR アドレスの一部によりインデックスされているため、参照すべき L2-TAG 位置は、物理 DDR アドレスから一意に決定できる。また、L2-TAG は有効な L1 キャッシュラインを保持するクラスタ内物理コア番号も保持している。

**L2-DIRECTORY** 自クラスタにおいて L2 キャッシュミスが発生した場合、かつ、物理 DDR アドレスが自クラスタ内 DDR を指す場合に、自クラスタ内 DDR に対応する有効なキャッシュラインが存在し得る他クラスタ番号を保持する機構である。

**Shared 状態** 異なるキャッシュに属するキャッシュラインが下位の記憶階層も含めて同一内容を保持している状態。Shared 状態にある各キャッシュラインはいつでも内容を無効化できる。

**Modified+Invalid 状態** 1 つのキャッシュラインが最新の内容を保持し、下位の記憶階層には内容が反映されておらず、他のキャッシュには同一アドレスに対応する有効なキャッシュラインが存在しない状態。

**Owned+Shared 状態** Modified 状態にあるキャッシュラインに対応する他のキャッシュラインに対して READ 要求が発行され、Modified 状態にあるキャッシュラインから最新の内容が転送され、キャッシュラインが有効になった状態。

**コア間転送機構 (DTU)** コアの命令実行とは非同期に、DDR、DSM、CSM 間のデータ転送を行うことができる機構。

**バリア同期機構 (BAR)** 同期状態は 0 同期状態と 1 同期状態からなり、各実コアが現在の同期状態を認識し、他コアに対して 0 同期または 1 同期のいずれかを指定して次の同期点到達を放送することによりコアグループ全体が同期する。

**並列実行制御情報** 各コアのスタックポインタ初期値、下限値、各コアの命令開始アドレスである。複数コアによる並列実行を開始する際の各コアの初期化に使用する。

**監視条件** 論理メモリアドレス、マスク値および値の組である。コア間同期に使用する。





## Appendix D

### 関連資料一覧

本章では、関連仕様書・規格、参考文献、関連ソースプログラム、および、LAPP ツールチェーンを列挙する。

#### D.1 GP5V330 関連仕様書・規格

- GP5V330MF ボード設計仕様書第 0.5 版, 新和電材株式会社 (2010/9/28)  
 … proj-gp5v330/doc/GP5V330MF 設計仕様書\_V0.5.pdf
- GP5V330M コアジェネレータ解説書第 0.2 版, 新和電材株式会社 (2010/3/2)  
 … proj-gp5v330/doc/GP5V330M\_コアジェネレータ解説書 V0.2.pdf
- GP5V330M FPGA ソース解説書第 0.3 版, 新和電材株式会社 (2010/3/2)  
 … proj-gp5v330/doc/GP5V330M\_FPGA ソース解説書 V0.3.pdf
- GP5V330M タイミングチャート第 0.2 版, 新和電材株式会社 (2010/3/30)  
 … proj-gp5v330/doc/GP5V330M\_タイミングチャート V0.2.pdf
- GP5V330M 合成配置配線手順書第 0.3 版, 新和電材株式会社 (2010/3/2)  
 … proj-gp5v330/doc/GP5V330M\_合成配置配線手順書 V0.3.pdf
- GP5V330 コンフィグレーション説明書暫定版, 三精システム株式会社 (2010/1/9)  
 … proj-gp5v330/doc/コンフィグレーション説明書\_暫定.pdf
- SYPCIE IP コア, SYSTEC Corporation (2009/6/29)  
 … proj-gp5v330/doc/SYPCIE 機能仕様書\_v100.pdf
- TB-5V-xx-PCIE-EX ハードユーザマニュアル Rev1.02, 東京エレクトロニクス  
 … proj-gp5v330/doc/TB-5V-xx-PCIE-EX\_HWUserManual\_1.02\_summary.pdf
- 36Mb Pipelined and Flow Through Synchronous NBT SRAMs Rev: 1.03b, GSI Technology (2005/4)  
 … proj-gp5v330/doc/GS8320Z36GT.pdf
- FR550 Series Instruction Set Manual Ver.1.1, 富士通株式会社 (2002/2)  
 … proj-lap/doc/frv/FRV550-1.pdf
- FR550 シリーズ MB93551 LSI 仕様書 第 1.1a 版, 富士通株式会社 (2002/3)  
 … proj-lap/doc/frv/FRV550-2.pdf
- The SPARC Architecture Manual Version 9 SAV09R1459912  
 … proj-sap/doc/sparc-v9/V9.pdf

#### D.2 GP800M 関連仕様書・規格

- PCI XILINX コンフィグレーション仕様書 第 1.0 版, 三精システム株式会社 (2004/9/2)  
 … proj-gp600m/doc/GP600M-CAM-CONFIG.doc
- GP600M コアジェネレータ解説書第 1.0 版, 三精システム株式会社 (2005/3/31)

- … proj-gp600m/doc/GP600M-CAM-COREGEN.pdf
- GP600M-CAM コンフィグレーション CPLD 設計仕様書, 三精システム株式会社 (2004/9/2)
- … proj-gp600m/doc/GP600M-CAM-CPLD-SPEC-1.0.doc
- GP600M-PCI 合成配置配線手順書第 1.1 版, 三精システム株式会社 (2005/4/22)
- … proj-gp600m/doc/GP600M-CAM-MAKE-1.1.doc
- GP600M-STEP2 FPGA ソース解説書第 1.0 版, 三精システム株式会社 (2005/3/10)
- … proj-gp600m/doc/GP600M-CAM-OVERVIEW.doc
- GP600M-STEP2 タイミングチャート第 1 版, 三精システム株式会社 (2004/6/28)
- … proj-gp600m/doc/GP600M-CAM-TIMING.pdf
- QuickPCILocal ブリッジ IP コア仕様書 第 1 版, 三精システム株式会社 (2003/5/20)
- … proj-gp600m/doc/GP600M-PCI-QuickPCI-SPEC.doc
- GP600M-PCI ボード仕様書 第 1.1 版, 三精システム株式会社 (2003/11/10)
- … proj-gp600m/doc/GP600M-PCI-SPEC-20031110.pdf
- 36Mb Pipelined and Flow Through Synchronous NBT SRAMs Rev: 1.03b, GSI Technology (2005/4)
- … proj-gp600m/doc/GS8320Z36GT.pdf
- QL5064 User's Manual Revision B, Quick Logic (2000/8)
- … proj-gp600m/doc/QL5064\_UG\_B.pdf

### D.3 参考文献

- 3.3V ZERO DELAY CLOCK BUFFER IDT2309, IDT (2002/11)
- … proj-gp5v330/doc/xilinx/IDT2309.pdf
- Digital Clock Manager (DCM) Module (2004/8/13)
- … proj-gp5v330/doc/xilinx/dcm\_module.pdf
- LogiCORE FIFO Generator v2.3 User Guide (2006/1/11)
- … proj-gp5v330/doc/xilinx/fifo\_generator\_ug175.pdf
- FIFO Generator v2.3 (2006/1/11)
- … proj-gp5v330/doc/xilinx/fifo\_generator\_ds317.pdf
- Block Memory Generator v1.1 (2006/1/18)
- … proj-gp5v330/doc/xilinx/blk\_mem\_gen\_ds512.pdf
- Dual-Port Block Memory Core v6.3 (2005/8/31)
- … proj-gp5v330/doc/xilinx/dp\_block\_mem.pdf
- Single-Port Block Memory Core v6.2 (2005/4/28)
- … proj-gp5v330/doc/xilinx/sp\_block\_mem.pdf
- Content-Addressable Memory v5.1 (2004/11/11)
- … proj-gp5v330/doc/xilinx/cam.pdf

### D.4 GP5V330 関連ソースプログラム

- LAPP 性能・電力評価 RTL シミュレータ … proj-lap/src/nsim/\*
- GP5V330-LAPP FreeBSD-7R 用ドライバ … proj-lap/src/nsim/GP5V330-Driver.c
- GP5V330-LAPP FreeBSD-7R 用ドライバ組み込み手順書 … proj-lap/src/nsim/GP5V330-Driver.hlp
- GP5V330-LAPP FreeBSD-7R 用ユーザ関数およびヘッダ … proj-lap/src/nsim/gp5v330.c
- GP5V330-LAPP(4wayVLIW) Verilog 雛型 … proj-lap/fpga/step1023-GP5V-4wayVLIW/\*
- GP5V330-LAPP(8wayVLIW) Verilog 雛型 … proj-lap/fpga/step1023-GP5V-8wayVLIW/\*
- GP5V330-LAPP NC-Verilog シミュレーション環境 … proj-lap/fpga/siml-GP5V/\*

## D.5 GP800M 関連ソースプログラム

- LAPP 性能・電力評価 RTL シミュレータ … proj-lap/src/esim/\*
- GP800M-LAPP FreeBSD-7R 用ドライバ … proj-lap/src/esim/GP600M-LSI-Driver.c
- GP800M-LAPP FreeBSD-7R 用ドライバ組み込み手順書 … proj-lap/src/esim/GP600M-LSI-Driver.hlp
- GP800M-LAPP FreeBSD-7R 用ユーザ関数およびヘッダ … proj-lap/src/esim/gp600m.c
- GP800M-LAPP(4wayVLIW) Verilog 雛型 … proj-lap/fpga/step1023-GP8M-4wayVLIW/\*
- GP800M-LAPP NC-Verilog シミュレーション環境 … proj-lap/fpga/siml-GP8M/\*

## D.6 LAPP ツールチェーン (主要ツールのみ列挙)

- GP5V330-LAPP(4wayVLIW) MCS … proj-lap/fpga/step1023-GP5V-4wayVLIW/MF1,MF2/top/top.mcs
- GP5V330-LAPP(8wayVLIW) MCS … proj-lap/fpga/step1023-GP5V-8wayVLIW/MF1,MF2/top/top.mcs
- GP5V330-LAPP コンフィグレーションツール (一時書き込み) … proj-lap/src/nsim/Config-gp5v330
- GP5V330-LAPP コンフィグレーションツール (flash 書き込み) … proj-lap/src/nsim/Config-gp5v330-flash
- GP5V330-LAPP コンフィグレーションツール (PC 起動不能時書き込み) … proj-lap/src/nsim/Config-gp5v330-emergency
- GP5V330-LAPP 簡易試験ツール … proj-lap/src/nsim/gp5v330-test
- GP800M-LAPP(4wayVLIW) MCS … proj-lap/fpga/step1023-GP8M-4wayVLIW/top/top.mcs
- GP800M-LAPP コンフィグレーションツール (flash 書き込み) … proj-lap/src/nsim/Config-gp600m
- GP800M-LAPP 簡易試験ツール … proj-lap/src/nsim/gp600m-test
- LAPP C プリプロセッサ … proj-lap/bin/frv-elf-cpp
- LAPP C コンパイラ … proj-lap/bin/frv-elf-gcc
- LAPP クロスアセンブラ … proj-lap/bin/frv-elf-as
- LAPP クロスリンカ … proj-lap/bin/frv-elf-ld
- LAPP 逆アセンブラ … proj-lap/bin/frv-elf-objdump
- LAPP 性能・電力評価 RTL シミュレータ (nsim/esim) 用ライブラリ … proj-lap/lib/csim-lib/\_start.o,\_sub.o
- LAPP 性能・電力評価 RTL シミュレータ (nsim) … proj-lap/src/nsim/nsim
- LAPP 性能・電力評価 RTL シミュレータ (esim) … proj-lap/src/esim/esim